SPI マスター モード インターフェイス |
FMSPI_CLK
|
SPI マスター モード デバイスのクロック周波数 (MIO) |
– |
50 |
MHz |
SPI マスター モード デバイスのクロック周波数 (EMIO) |
– |
25 |
MHz |
FSPI_REFCLK
|
SPI の基準クロック周波数 |
– |
200 |
MHz |
TDCMSPICLK
|
SPI マスター モード クロックのデューティ サイクル |
45 |
55 |
% |
TMSPISSSCLK
|
マスター セレクトのアサートから最初のアクティブ クロック エッジ
2
|
1 |
– |
SPI_REFCLK サイクル |
TMSPISCLKSS
|
最後のアクティブ クロック エッジからスレーブ セレクトのディアサート
2
|
1 |
– |
SPI_REFCLK サイクル |
TMSPIDCK
|
マスター入力/スレーブ出力 (MISO) の入力セットアップ タイム |
9.9 |
– |
ns |
TMSPICKD
|
MISO の入力ホールド タイム |
0.0 |
– |
ns |
TMSPICKO
|
マスター出力/スレーブ入力 (MOSI) およびスレーブ セレクトの clock-to-out 遅延 |
-3.7 |
5.0 |
ns |
SPI スレーブ モード インターフェイス |
FSSPI_CLK
|
SPI スレーブ モード デバイスのクロック周波数 |
– |
25 |
MHz |
FSPI_REFCLK
|
SPI の基準クロック周波数 |
– |
200 |
MHz |
TSSPISSSCLK
|
スレーブ セレクトのアサートから最初のアクティブ クロック エッジ |
1 |
– |
SPI_REFCLK サイクル |
TSSPISCLKSS
|
最後のアクティブ クロック エッジからスレーブ セレクトのディアサート |
1 |
– |
SPI_REFCLK サイクル |
TSSPIDCK
|
MISO の入力セットアップ タイム |
5.0 |
– |
ns |
TSSPICKD
|
MISO の入力ホールド タイム |
5.0 |
– |
ns |
TSSPICKO
|
MOSI の Clock-to-Out 遅延 |
0.0 |
13 |
ns |
- LVCMOS 3.3V I/O 規格、12mA 駆動電流、Fast スルー レート、15pF 負荷をテスト条件としています。
- テスト条件では、XSPIPS_DR_OFFSET[xspips_dr_init_mask] = 2 および XSPIPS_DR_OFFSET[xspips_dr_after_mask] = 2 の SPI 遅延レジスタを使用します。
|