プログラマブル ロジックの PCIe 用統合ブロック

Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性 (DS957)

Document ID
DS957
Release Date
2024-02-29
Revision
1.8 日本語

PCI Express® デザインのソリューションに関する資料および詳細は、 PCI Express から入手できます。 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) に、各 Versal デバイスに含まれるブロック数が記載されています。

表 1. プログラマブル ロジックの PCIe Rev. 4.0 用統合ブロックの最大パフォーマンス
シンボル 説明 1 スピード グレードおよび動作電圧 (VCCINT) 別の機能の性能 単位
0.88V (H) 0.80V (M) 0.70V (L)
-2 -2 -1 -2 -1
FPIPECLK パイプ クロックの最大周波数 500 500 500 500 500 MHz
FCORECLK コア クロックの最大周波数 500 500 500 500 500 MHz
FAPBCLK APB クロックの最大周波数 250 250 250 250 250 MHz
  1. PCI Express Gen4 動作は x1、x2、x4、および x8 幅でサポートされています。
表 2. プログラマブル ロジックの PCIe Rev. 5.0 用統合ブロックの最大パフォーマンス
シンボル 説明 12 3 スピード グレードおよび動作電圧 (VCCINT) 別の機能の性能 単位
0.88V (H) 0.80V (M) 0.70V (L)
-2 -2 -1 -2 -1
FPIPECLK パイプ クロックの最大周波数 500 500 500 500 500 MHz
FCORECLK コア クロックの最大周波数 500 500 500 500 500 MHz
FAPBCLK APB クロックの最大周波数 250 250 250 250 250 MHz
  1. PCI Express Gen5 動作は x1、x2、および x4 幅でサポートされています。
  2. PCI Express Gen5 動作は -2H および -2M スピード グレードでサポートされています。
  3. PCI Express Gen4 動作は x1、x2、x4、および x8 幅でサポートされています。