改訂履歴

Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性 (DS957)
Document ID
DS957
Release Date
2024-02-29
Revision
1.8 日本語

次の表に、この文書の改訂履歴を示します。

セクション 改訂内容
2024 年 2 月 29 日、バージョン 1.8
全般的な更新 Vivado Design Suite 2023.2.1 v2.00 を使用する場合の -2MSE、-2MLE、-2MSI、-2MLI、-2LSE、-2LLE、-1MSE、-1MSI、-1MLI、-1LSE、-1LSI、-1LLI スピード グレードの XCVC2602 および XCVC2802 プロダクション リリースを含めるよう 表 1、スピード グレード、Production シリコンおよびソフトウェアのステータス を更新。

以下の更新も含む。
絶対最大定格 トランシーバーの REFCLK_AC 最大入力電圧を 1.200V から 1.350V に更新。
デバイス ID XCVC2802 のデバイス ID を更新。
ブロック RAM のスイッチ特性 -2LLI スピード グレードの TRCKO_DO と TRCKO_DO_REG 両方の最大値を更新。
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー LPDDR4/4X 省ピン コンポーネント インターフェイスの制限を削除。
表 2 PL 列に接続される行列とインターフェイス タイルを削除。最新情報は、 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) を参照。
表 2 VICM 仕様を追加。LVPECL クロックをサポートするため、VIDIFF の最大値 (peak-to-peak) を 800 mV に変更。
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 -2H 値を更新。
2023 年 11 月 9 日、バージョン 1.7
全般的な更新 表 1 および Production シリコンおよびソフトウェアのステータス を更新、Vivado Design Suite 2023.2 v2.04 を使用する場合の -2LLI スピード グレードの XCVC1502 および XCVC1702 プロダクション リリースを含める。
データシート全体で VC1352 デバイスを削除。
データシート全体で XCVC2602 および XCVC2802 デバイスの -3H スピード グレードを削除し、-2HSI/-2LLI スピード グレードを追加。
絶対最大定格 注記 10 を追加。
推奨動作条件 注記 9 の PSIO 動作についての説明を更新。注記 10 を更新。
利用可能なスピード グレードおよび動作電圧 注記 4 を更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン 表中の値を Vivado Design Suite 2023.2 スピード ファイルに更新。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン 表中の値を Vivado Design Suite 2023.2 スピード ファイルに更新。
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー LPDDR4/4X XPIO バンク性能の値を明記。
GTY および GTYP トランシーバーの基準クロックのスイッチ特性 注記 1 を追加。
GTY および GTYP トランシーバーのデジタル モニター クロック 表を追加。
GTY および GTYP トランシーバーの電気的仕様への準拠性 GTYP トランシーバーの PCI Express 5.0 プロトコルを追加。
2023 年 5 月 9 日、バージョン 1.6
概要 I および M 温度グレードが Versal AI コア デバイス でサポートされることを明記。
絶対最大定格 未使用の VCC_VDU を削除。
推奨動作条件 Tj を更新し、M 温度仕様を追加。
推奨動作条件下での DC 特性 IL 仕様を追加。
AC 電圧オーバーシュート/アンダーシュートの VIN 最大許容値 -1MSM デバイスの記載を注記 3 と追記 4 に追加。
Production シリコンおよびソフトウェアのステータス -2HSI スピード グレードの XCVC1502 および XCVC1702 を追加 (Vivado 2022.2.2 v2.02 を使用)。
表 4 注記 1、2、3 を追加。
表 5 注記 2、4、6、8、10、12 を追加。
PS ギガビッド イーサネット MAC コントローラー インターフェイス FGEMTSUREFCLK に注記 2 を追加。
パッケージ パラメーターのガイドライン XCVC2602 および XCVC2902 パッケージを VSVH1760 に訂正。
GTY および GTYP トランシーバーの DC 入力および出力レベル リモート RX が GND に終端されている場合の VCMOUTDC を削除し、注記 2 を追加。注記 3 を更新。
2023 年 3 月 28 日、バージョン 1.5
全般的な更新 次を含めるよう 表 1 を更新。
Production シリコンおよびソフトウェアのステータス に注記 4 を追加。
XQRVC1902 デバイスの説明を別のデータシートに移動。
推奨動作条件 -2LLI デバイスの VCCINT を更新し、注記 7 を追加。
利用可能なスピード グレードおよび動作電圧 -2LLI デバイス コードを更新し、注記 5 を追加。
CPM5 のあるデバイスは -2HSI または -2LLI スピード グレードをサポートしないため、VCC_CPM5 の値を更新。
注記 1、2、および 3 を更新。
推奨動作条件下での DC 特性 ICC_BATT の条件と値を更新。
電源要件 PDM ツールの情報を追加するよう説明文を更新。
スピード グレード XQVC1352 および XQVC1702 から -2MLI、-2LLI、-1MLI、-1LLI スピード グレードを削除。一部のデバイス/スピード グレードの組み合わせをエンジニアリング サンプルに移動。
Production シリコンおよびソフトウェアのステータス 低スタティック消費電力グレードをサポートしない XQ デバイスの列に N/A を追加。
Production シリコンおよびソフトウェアのステータス Production シリコンおよびソフトウェアのステータス に注記 4 を追加。
デバイス ID XCVC1502 および XCVC1702 の IDCODE を更新。
プロセッシング システムのパフォーマンス特性 表 1 と表 2 の注記を更新。
PMC JTAG および SelectMAP FTCK に注記 1 を追加。
PMC Quad-SPI コントローラー インターフェイス Quad-SPI デバイスのクロック周波数がループバック無効で ≤37.5MHz で動作する場合の FQSPI_REFCLK 最大値を 150MHz から 300MHz に変更。
PMC の SD/SDIO コントローラー インターフェイス 表に TSDDCK と TSDCKD を追加し、TSDSDR12DCK の最小値を 10.0ns に変更。
PMC の eMMC コントローラー インターフェイス TEMMCDCK と TEMMCCKD を追加。
ブロック RAM のスイッチ特性 -2LLI 列を追加。
アクセラレータ RAM のスイッチ特性 -3 および -2 (VCC_PSLP = 0.88V) のアクセラレータ RAM の最大クロック周波数を更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン VC1502 および VC1702 の値を更新。-1MM および -2LLI 列を追加。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン VC1502 および VC1702 の値を更新。-1MM および -2LLI 列を追加。
AI エンジンのスイッチ特性 VC1502 および VC1702 の値を更新。
表 1 VCMOUTDC および VCMOUTAC の式を更新。
表 3 VOL、VOH、および VCMOUT の最小値/最大値を更新。
GTY および GTYP トランシーバーのパフォーマンス 表 1 で、GTYP の最大ライン レートと LCPLL のライン レート範囲を更新。
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 一部のデータ幅条件で FTXIN と FRXIN の値を更新。
表 4 一部の -1 (VCCINT_CPM5 = 0.70V) オーバードライブ値を更新。
表 5 オーバードライブ モードの一部の周波数を更新。
表 6 一部の -1 (VCCINT = 0.70V) オーバードライブ値を更新。
ビデオ デコーダー エンジンのパフォーマンス 値を更新し、注記 1 を追加。
2022 年 5 月 3 日、バージョン 1.4
全般的な更新 XQ デバイス (XQVC1352、XQVC1702、XQVC1902、および XQRVC1902) を追加。
絶対最大定格 GT トランシーバーの VIN 仕様を更新し、電源オン/オフ時の VIN_DC および VIN_AC の値を追加。重複していた IDCIN-FLOAT 値および注記を削除。注記 9 を削除。
利用可能なスピード グレードおよび動作電圧 XQ デバイスの -1MSM スピード グレードを追加 (-1MM-m-S デバイス コード)。
電源要件 説明を更新。
AC スイッチ特性 表 1 の更新、Vivado Design Suite 2022.1 v2.06 を使用する場合の一部のデバイス/スピード グレード/電圧のプロダクション リリースを含める (スピード グレード および Production シリコンおよびソフトウェアのステータス)。
クロックおよびリセット 表 1 に注記 2 を追加。
PMC Octal-SPI コントローラー インターフェイス 表 1 に値を追加し、注記 1 を更新。
PMC の SD/SDIO コントローラー インターフェイス 表 1 に値を追加し、注記 1 を更新。
PMC の eMMC コントローラー インターフェイス 表 1 に値、注記 3 と 4 を追加し、注記 1 を更新。
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー 表 1 に注記 7 を追加。
GTY および GTYP トランシーバーのパフォーマンス -2H 列を追加。一部 XC デバイスは -2HSI デバイスおよび -3SE デバイスで提供。 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) の スピードおよび温度グレード を参照。
プログラマブル ロジックの PCIe 用統合ブロック 表 1 を更新。
2022 年 1 月 6 日、バージョン 1.3
概要 および全般的な更新。 XCVC2602 および XCVC2802 デバイスを追加。
PCIe 5.0 および CPM5 仕様を適宜追加。これらは XCVC2602 および XCVC2802 デバイスで使用可能です。
絶対最大定格 一部の HDIO および PSIO バンクにおける最小 VCCO 仕様を 3.465V から 3.63V に変更。
VREF 仕様を追加。
TSOL ガイドラインを削除。パッケージ タイプ別の仕様は 『Versal アダプティブ SoC パッケージおよびピン配置アーキテクチャ マニュアル』 (AM013) を参照。
推奨動作条件下での DC 特性 HDIO、PSIO、および XPIO の 最大容量 を更新し、注記 2 を追加。
利用可能なスピード グレードおよび動作電圧 Vivado デザイン ツールのデバイス コード 列を追加。
AC スイッチ特性 XCVC1802 および XCVC1902 に対して Vivado Design Suite 2021.2.1 v2.05 に更新。
Evaluation 製品仕様 の説明を更新。
スピード グレード デバイス別のスピード仕様を更新。
Production シリコンおよびソフトウェアのステータス XCVC1802 および XCVC1902 の Production リリース バージョンを Vivado Design Suite 2021.2.1 v2.05 に更新し、注記 3 を追加。
PS USB コントローラー インターフェイス TULPICKD 入力ホールド タイムを 0 から 0.5ns (500ps) に更新。
表 4 -2L および -1L スピード グレードでの RLDRAM3 の最大パフォーマンスに関して注記 4 を追加。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン Vivado Design Suite 2021.2.1 v2.05 の XCVC1802 および XCVC1902 スピード仕様値を更新。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン Vivado Design Suite 2021.2.1 v2.05 の XCVC1802 および XCVC1902 スピード仕様値を更新。
GTY および GTYP トランシーバーのコンフィギュレーション インターフェイス ポートのスイッチ特性 表 1 の最大 GTYAPB3CLK 周波数を更新。
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 表 2 の値を更新。
2021 年 7 月 1 日 バージョン 1.2
推奨動作条件 注記 10 を追加。
AC スイッチ特性 スピード ファイル バージョンを Vivado Design Suite 2021.1 v2.01 に更新。
スピード グレード XCVC1802 および XCVC1902 の次のスピード グレードを Production へ移行。
  • -2MSE、-2MLE、-2MSI、-2MLI (VCCINT = 0.80V)
  • -1MSE、-1MLE、-1MSI、-1MLI (VCCINT = 0.80V)
Production シリコンおよびソフトウェアのステータス 次のスピード グレードのソフトウェア ステータスを Vivado Design Suite 2021.1 v2.01 に更新。
  • -2MSE、-2MLE、-2MSI、-2MLI (VCCINT = 0.80V)
  • -1MSE、-1MLE、-1MSI、-1MLI (VCCINT = 0.80V)
プロセッシング システムのパフォーマンス特性 -3/-2 (0.88V (H)) スピード グレードの FRPUMAX を更新 (表 1)
表 2 に FPLATB_CLK を追加。
PS CAN FD コントローラー インターフェイス 注記 2 を追加。
PS トレース インターフェイス 注記 2 を更新し、4 を追加。
プログラマブル ロジックのパフォーマンス特性 -2/-1 (0.80V (M) および 0.70V (L)) スピード グレードの 表 3 を更新。
表 4 について説明します。
  • 注記 4、マルチ バンク インターフェイスの最大パフォーマンスの記載を削除。
  • 注記 1 を追加。
  • DRAM タイプ DDR4 シングル バンク コンポーネントの -1 パフォーマンス値を更新。
  • DRAM タイプ 1 ランク RDIMM、DIMM の -1M パフォーマンス値を更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン TICKOFMMCM の値を Vivado Design Suite 2022.2.2 スピード仕様に合わせて更新。-1MM および -2LLI 列を追加。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン セットアップおよびホールド値を Vivado Design Suite 2022.2.2 スピード仕様に合わせて更新。-1MM および -2LLI 列を追加。
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー 表 1 に注記 1 を追加し、5 を更新。
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 表 2 の値を更新。
2021 年 4 月 14 日 バージョン 1.1
全般 GTYP トランシーバー仕様を追加。
概要 VCC_PMC オーバードライブのサポートを追加。
表 1 注記を更新。
表 1 最大 VCCBATT を変更。FCFU_REFCLK に CFU の最小基準クロック周波数を追加。VCC_PMC にオーバードライブ条件を追加。注記 2、3、4、9、13 を追加。注記 16 を更新。
利用可能なスピード グレードおよび動作電圧 表に標準ドライブ モードとオーバードライブ モードの列を追加。注記 4 を追加。
表 1 表を追加。
AC 電圧オーバーシュート/アンダーシュートの VIN 最大許容値 表 2 に注記 3 を追加。
表 3 LVSTL06_12 および LVSTL_11 の VIL 最大値と VIH 最小値を更新。
表 8 LVSTL_11 (VOH = 33) を削除。注記 2 を追加。
表 9 LVSTL_11 (VOH = 33) を削除。
LVDS DC 仕様 (LVDS15) VICM_AC および注記 5 を追加。
AC スイッチ特性 Engineering Sample、Pre-production、および Production 製品仕様のスピード ファイル バージョンと定義を更新。
スピード グレード XCVC1802 および XCVC1902 の次のスピード グレードを Production へ移行。
  • -2LSE、-2LLE (VCCINT = 0.70V)
  • -1LSE、-1LLE、-1LSI、-1LLI (VCCINT = 0.70V)
Production シリコンおよびソフトウェアのステータス XCVC1802 および XCVC1902 を Vivado Design Suite 2020.3 v2.00 で Production リリースに更新。
デバイス ID XCVC1802 および XCVC1902 の IDCODE を更新し、表のフィールドを説明した注記を追加。
プロセッシング システムのパフォーマンス特性 表 1 を更新。
表 2 の説明を更新し、FPSFCIDMA_CLK および注記 3 を追加。
クロックおよびリセット TMODEPOR、および TPORMODE を 表 3 に追加。
表 4 に FFPD_LSBUS_CLK および注記 4 を追加。
表 5 に FRPLL_TO_XPD_CLK、FLPD_LSBUS_CLK、FTS_REFCLK、FPSM_REFCLK、FDBG_LPD_CLK、FUSB_REFCLK、FDBG_TS_CLK、および注記 1、5、7、11 を追加。
表 6 で、IRO の許容範囲を更新。
表 7 に、FEFUSE_REFCLK、FSMON_REFCLK、FNPI_REFCLK、FPPLL_TO_XPD_CLK、FNPLL_TO_XPD_CLK、FLSBUS_REFCLK、FAXI_TO_REFCLK、FUSB_SREFCLK、および FHSM0_REFCLK を追加。FPL0_REFCLK、FPL1_REFCLK、FPL2_REFCLK、および FPL3_REFCLK の -3 の仕様値を変更。注記 1 と 5 を更新。
表 8 に注記 1 を追加。
PMC JTAG および SelectMAP 表 1 と 表 2 を大幅に更新。
PMC Quad-SPI コントローラー インターフェイス 表を大幅に変更。注記 1 を更新し、注記 2 と 5 を追加。
PMC Octal-SPI コントローラー インターフェイス 「負荷の条件」の列を削除。注記 1 を更新。
PS USB コントローラー インターフェイス TULPIDCK、TULPICKD、および TULPICKO を追加。
PS ギガビッド イーサネット MAC コントローラー インターフェイス FGEMTSUREFCLK を追加。
PS 汎用 I/O インターフェイス 「負荷の条件」の列を削除。
PS トレース インターフェイス FTCECLK および注記 3 を更新。
PS トリプル タイマー カウンター インターフェイス 表および注記を全面的に更新。
ネットワーク オン チップのスイッチ特性 表のパフォーマンス値を更新。
プログラマブル ロジックのパフォーマンス特性 表 1 の値を更新。表 2 の値を更新し、注記 3 と 4 を追加。表 3 の値を更新。表 4 の値を更新し、注記 4、マルチ バンク インターフェイスの最大パフォーマンスの記載を追加。表「LVDS ネイティブ モードの 1000BASE-X のサポート」を削除。
ブロック RAM のスイッチ特性 TRCKO_DO および TRCKO_DO_REG を更新。
入力/出力遅延のスイッチ特性 TIOL_IDELAY_RESOLUTION を追加。
MMCM スイッチ特性 TDESKEWMISMATCH_MMCM の削除を含め、表と注記を全面的に更新。
DPLL スイッチ特性 TDESKEWMISMATCH_DPLL の削除を含め、表と注記を全面的に更新。
XPLL のスイッチ特性 TDESKEWMISMATCH_XPLL の削除を含め、表と注記を全面的に更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン Vivado Design Suite 2020.3 v2.00 の XCVC1802 および XCVC1902 パラメーターを更新。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン Vivado Design Suite 2020.3 v2.00 の XCVC1802 および XCVC1902 パラメーターを更新。
パッケージ パラメーターのガイドライン Vivado Design Suite 2020.3 v2.00 の XCVC1802 および XCVC1902 パッケージ スキューを更新。
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー 注記 2 と 3 を追加。注記 6 を更新。
GTY および GTYP トランシーバーの DC 入力および出力レベル 表 1 の VIN を更新。表 3 の仕様を更新。
GTY および GTYP トランシーバーのパフォーマンス FGTYLRANGE の値を更新。
GTY および GTYP トランシーバー PLL/ロック時間の適用 TLOCK に条件を追加。
GTY および GTYP トランシーバーのトランスミッターおよびレシーバーのスイッチ特性 トランスミッター と レシーバー の表の古い内容を削除し、シンボル、条件、および値を更新。
GTY および GTYP トランシーバーの電気的仕様への準拠性 表を追加。
PMC Quad-SPI コントローラー インターフェイス 表に負荷に関する情報を追加。
MRMAC 用統合ブロック タイトルを変更し、仕様値を追加。
プログラマブル ロジックの PCIe 用統合ブロック 表 1 を追加。
2020 年 7 月 16 日、バージョン 1.0
初版。 N/A