Interlaken 用統合インターフェイス ブロックを使用したソリューションに関する資料および詳細は、 『Versal Adaptive SoC 600G Interlaken LogiCORE IP 製品ガイド』 (PG371) から入手できます。 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) に、各 Versal プレミアム デバイスに含まれるブロック数が記載されています。
| シンボル | 説明 1、2 | スピード グレードおよび動作電圧 (VCCINT) 別の機能の性能 | 単位 | |||||
|---|---|---|---|---|---|---|---|---|
| 0.88V (H) | 0.80V (M) | 0.70V (L) | ||||||
| -3 | -2 3 | -2 | -1 | -2 | -1 | |||
| FC0_CORE_CLK 4 | コア クロック | 681 | N/A | 663 | 624 | 663 | 624 | MHz |
| FC0_AXIS_CLK 4 | AXI4-Stream インターフェイス クロック | 454 | N/A | 442 | 313 | 442 | 313 | MHz |
| FRX_SERDES_CLK | 受信シリアライザー/デシリアライザー クロック | 725.000 | N/A | 705.250 | 664.063 | 705.250 | 664.063 | MHz |
| FTX_SERDES_CLK | 送信シリアライザー/デシリアライザー クロック | 725.000 | N/A | 705.250 | 664.063 | 705.250 | 664.063 | MHz |
| FRX_ALT_SERDES_CLK | 受信シリアライザー/デシリアライザー代替クロック | 362.500 | N/A | 352.625 | 332.031 | 352.625 | 332.031 | MHz |
| FTX_ALT_SERDES_CLK | 送信シリアライザー/デシリアライザー代替クロック | 362.500 | N/A | 352.625 | 332.031 | 352.625 | 332.031 | MHz |
| FAPB3_CLK | APB3 クロック | 300 | N/A | 300 | 300 | 300 | 300 | MHz |
|
||||||||