高速モードの I2C インターフェイス |
FI2CF_CLK
|
シリアル クロック ライン (SCL) のクロック周波数 |
– |
400 |
kHz |
FI2C_REFCLK
2
|
I2C の基準クロック周波数 |
– |
100 |
MHz |
TI2CFCKL
|
SCL Low 時間 |
1.3 |
– |
µs |
TI2CFCKH
|
SCL High 時間 |
0.6 |
– |
µs |
TI2CFCKO
|
シリアル データ ライン (SDA) の Clock-to-Out 遅延 |
– |
900 |
ns |
TI2CFDCK
|
SDA 入力セットアップ タイム |
100 |
– |
ns |
TI2CFCKD
|
SDA 入力データ ホールド タイム |
0 |
– |
ns |
標準モードの I2C インターフェイス |
FI2CS_CLK
|
SCL クロック周波数 |
– |
100 |
kHz |
FI2C_REFCLK
2
|
I2C の基準クロック周波数 |
– |
100 |
MHz |
TI2CSCKL
|
SCL Low 時間 |
4.7 |
– |
µs |
TI2CSCKH
|
SCL High 時間 |
4.0 |
– |
µs |
TI2CSCKO
|
SDA の Clock-to-Out 遅延 |
– |
3450 |
ns |
TI2CSDCK
|
SDA 入力セットアップ タイム |
250 |
– |
ns |
TI2CSCKD
|
SDA 入力データ ホールド タイム |
0 |
– |
ns |
- LVCMOS 3.3V I/O 規格、12mA 駆動電流、Fast スルー レート、15pF 負荷をテスト条件としています。
- FI2C_REFCLK の仕様は、PMC_I2C_REFCLK、LPD_I2C0_REFCLK、LPD_I2C1_REFCLK、および SYSMON_I2C_REFCLK に適用されます。
|