FINMAX_XPLL
|
最大入力クロック周波数
2
|
1150 |
1150 |
1070 |
984 |
800 |
680 |
MHz |
FINMIN_XPLL
|
最小入力クロック周波数 |
100 |
100 |
100 |
100 |
100 |
100 |
MHz |
FINJITTER_XPLL
|
最大入力クロック ジッター
3
|
クロック入力周期の 20% 以内または最大 1 ns |
FINDUTY_XPLL
|
入力デューティ サイクル許容範囲: 100 ~ 399 MHz |
35–65 |
% |
入力デューティ サイクル許容範囲: 400 ~ 499 MHz |
40–60 |
% |
入力デューティ サイクル許容範囲: >500 MHz |
45–55 |
% |
FPSCLKMAX_XPLL
|
最大可変位相シフト クロック周波数 |
300 |
300 |
300 |
300 |
300 |
300 |
MHz |
FPSCLKMIN_XPLL
|
最小可変位相シフト クロック周波数 |
0.01 |
0.01 |
0.01 |
0.01 |
0.01 |
0.01 |
MHz |
FVCOMAX_XPLL
|
最大 XPLL VCO 周波数 |
4320 |
4320 |
4320 |
4320 |
4320 |
4320 |
MHz |
FVCOMIN_XPLL
|
最小 XPLL VCO 周波数 |
2160 |
2160 |
2160 |
2160 |
2160 |
2160 |
MHz |
FBANDWIDTH_XPLL
|
標準 XPLL 帯域幅
4
|
14.00 |
14.00 |
14.00 |
14.00 |
14.00 |
14.00 |
MHz |
TSTATPHAOFFSET_XPLL
|
XPLL 出力のスタティック位相オフセット
5
|
0.12 |
0.12 |
0.12 |
0.12 |
0.12 |
0.12 |
ns |
TOUTJITTER_XPLL
|
XPLL 出力ジッター |
注記 6
|
TOUTDUTY_XPLL
|
XPLL CLKOUT0、CLKOUT1、CLKOUT2、CLKOUT3 のデューティ サイクル精度
7
|
0.125 |
0.15 |
0.15 |
0.15 |
0.15 |
0.15 |
ns |
TLOCKMAX_XPLL
|
XPLL 最大ロック時間 (スキュー調整モード以外) |
100 |
100 |
100 |
100 |
100 |
100 |
µs |
TLOCKDESKEWMAX_XPLL
|
XPLL 最大ロック時間 (スキュー調整モード) |
注記 8
|
FOUTMAX_XPLL
|
CLKOUT0、CLKOUT1、CLKOUT2、CLKOUT3 での XPLL 最大出力周波数
2,9
|
1150 |
1150 |
1070 |
984 |
800 |
680 |
MHz |
CLKOUTPHY での XPLL 最大出力周波数 |
4266 |
4266 |
3933 |
3733 |
3933 |
3733 |
MHz |
FOUTMIN_XPLL
|
CLKOUT0、CLKOUT1、CLKOUT2、CLKOUT3 での XPLL 最小出力周波数 |
16.875 |
16.875 |
16.875 |
16.875 |
16.875 |
16.875 |
MHz |
CLKOUTPHY での XPLL 最小出力周波数 |
200 |
200 |
200 |
200 |
200 |
200 |
MHz |
TPWRDWNMINPULSE_XPLL
|
最小パワーダウン パルス幅 |
5.00 |
5.00 |
5.00 |
5.00 |
5.00 |
5.00 |
ns |
FPFDMAX_XPLL
|
PFD (位相周波数検出器) での最大周波数 (帯域幅は High または Optimized に設定) |
667.5 |
667.5 |
667.5 |
667.5 |
667.5 |
667.5 |
MHz |
FPFDMIN_XPLL
|
PFD (位相周波数検出器) での最小周波数 |
100 |
100 |
100 |
100 |
100 |
100 |
MHz |
TDESKEWTAPEDELAY_XPLL
|
PD ベースのスキュー調整法でのプログラマブル遅延の標準タップ遅延値 |
注記 10
|
- XPLL は、低 (L) 電圧動作の 0.80V で動作する VCC_IO 電源によって電源供給されます (
表 1 参照)。
- CLKOUT0、CLKOUT1、CLKOUT2、および CLKOUT3 での最大入力クロック周波数および出力クロック周波数は、グローバル クロック バッファーによって制限されます。
表 1 を参照してください。
- CLKIN ジッターは、デジタル補正での CLKIN_DESKEW および CLKFB_DESKEW にも適用されます。CLKFBIN はアナログ補正にのみ適用されます。このパラメーターは、XPLL の機能に関連するものです。~1 MHz を超える入力ジッターは、XPLL のフィルタリング プロパティによって低減されます。低減の度合いは、Vivado のタイミング レポートを参照してください。
- XPLL では通常の拡散スペクトラム入力クロックがフィルターされません。これは、通常これらの入力がループ フィルターの周波数よりもはるかに低い値のためです。
- スタティック オフセットは、同一の位相を持つ任意の XPLL 出力間で計測されています。
- このパラメーターの値は、Vivado のタイミング サマリ (クロックの不確定性の式) から取得できます。
- グローバル クロック バッファーを含みます。
- スキュー調整モードの最大ロック時間は次の式から求められます。スキュー調整モードのロック時間 (μs) = (208 x (VCO_frequency (MHz))/(CLKIN_DESKEW_frequency (MHz))2 + 100)。
- XPLL の CLKOUT の FMAX は、-1L/-2L スピード グレードでメモリ コントローラーを 1/4 x DDR ビット レートで直接駆動する場合増加します。表 1 の DDR ビット レートを参照してください。
- このパラメーターの値は、補正遅延の計算に含まれます。
|