次の表に、この文書の改訂履歴を示します。
セクション | 改訂内容 |
---|---|
2024 年 2 月 29 日、バージョン 1.5 | |
全般的な更新 | 次を含むように 表 1 を更新。
以下の更新も含む。 |
絶対最大定格 | トランシーバーの REFCLK_AC 最大入力電圧を 1.200V から 1.350V に更新。 |
ブロック RAM のスイッチ特性 | -2LLI の TRCKO_DO 値を更新。 -2M、-2L、-2LLI の TRCKO_DO_REG 値を更新。 |
デバイスの Pin-to-Pin 出力パラメーターのガイドライン | XQXP1702 スピード グレード仕様は Evaluation。 |
パッケージ パラメーターのガイドライン | VP1052 に SBVJ1369 パッケージを追加。 |
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | LPDDR4/4X 省ピン コンポーネント インターフェイスの制限を削除。 |
表 2 | PL 列に接続される行列とインターフェイス タイルを削除。最新情報は、 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) を参照。 |
表 2 | VICM 仕様を追加。LVPECL クロックをサポートするため、VIDIFF の最大値 (peak-to-peak) を 800 mV に変更。 |
GTM トランシーバーのパフォーマンス | 注記 1 を追加。 |
GTM トランシーバー PLL/ロック タイムの適用 | GTM PAM4 の TDLOCK 値を更新。 |
GTM トランシーバーのユーザー クロックのスイッチ特性 | 一部デバイスの -2H 値を追加。 |
表 2 | VICM 仕様を追加。LVPECL クロックをサポートするため、VIDIFF の最大値 (peak-to-peak) を 800 mV に変更。 |
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 | 一部デバイスの -2H 値を追加。 |
2023 年 11 月 9 日、バージョン 1.4 | |
全般的な更新 | 次を含むように 表 1 を更新。
以下の更新も含む。 |
絶対最大定格 | XPIO および HDIO の VCCO 仕様を更新。 |
推奨動作条件 | 注記 9 の PSIO の説明を更新し、VP1202 デバイスの仕様条件を追記。 |
XPIO および HDIO の VCCO 仕様を更新。 | |
注記 10 を更新。 | |
利用可能なスピード グレードおよび動作電圧 | 注記 4 を更新。 |
推奨動作条件下での DC 特性 | 注記 3 を更新。 |
PMC JTAG および SelectMAP | XCVP1902 デバイス向けに FCK の値を更新。 |
DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | LPDDR4/LPDDR4X 行を更新し、追記 6 を追加。 |
GTM トランシーバーの基準クロックのスイッチ特性 | 注記 1 を追加。 |
GTM トランシーバーのデジタル モニター クロック | 表を追加。 |
GTY および GTYP トランシーバーの基準クロックのスイッチ特性 | 注記 1 を追加。 |
GTY および GTYP トランシーバーのデジタル モニター クロック | 表を追加。 |
GTY および GTYP トランシーバーの電気的仕様への準拠性 | GTYP トランシーバーの PCI Express 5.0 プロトコルを追加。 |
2023 年 8 月 16 日、バージョン 1.3 | |
全般的な更新 | 次を含むように 表 1 を更新。
|
XCVP1902 デバイスを追加。 | |
推奨動作条件 | -2LSE、2LLE、-2MSE、-2MLE、-2MSI、および -2MLI デバイスの仕様で VCC_PMC を更新。 |
推奨動作条件下での DC 特性 | IL 仕様を追加。 |
マルチ ポート RAM のスイッチ特性 | マルチポート RAM の仕様を更新。 |
クロック バッファーおよびネットワーク | 表 1 の FMAX 仕様を VP1102 および VP1402 に合わせて更新。 |
Production シリコンおよびソフトウェアのステータス | Vivado Design Suite 2022.2.2 の XCVP1202 プロダクション リリースを v2.01 に訂正。 |
表 4 | 注記 1、2、3 を追加。 |
表 5 | 注記 2、4、6、8、10、12 を追加。 |
PS ギガビッド イーサネット MAC コントローラー インターフェイス | FGEMTSUREFCLK に注記 2 を追加。 |
デバイスの Pin-to-Pin 出力パラメーターのガイドライン | 値の追加と更新。スピード グレードと温度別に仕様を明記。-2LLI 列を追加。 |
デバイスの Pin-to-Pin 入力パラメーターのガイドライン | 値の追加と更新。スピード グレードと温度別に仕様を明記。-2LLI 列を追加。 |
パッケージ パラメーターのガイドライン | 値を追加し、デバイス/パッケージの組み合わせを更新。 |
AI エンジンのスイッチ特性 | XCVP2502 および XCVP2802 デバイスの表を追加。 |
GTM トランシーバーの DC 入力および出力レベル | 表 1 に VCMOUTDC を追加。 |
GTY および GTYP トランシーバーの DC 入力および出力レベル | リモート RX が GND に終端されている場合の VCMOUTDC を削除し、注記 2 を追加。注記 3 を更新。 |
GTY および GTYP トランシーバーの電気的仕様への準拠性 | PCIe Gen 4 および Gen 5 プロトコルを追加。 |
2023 年 3 月 28 日、バージョン 1.2 | |
全般的な更新 | 次を含めるよう 表 1 を更新。
|
絶対最大定格 | IDCIN_GTM_AVTT および IDCIN_GTM_GND の値を 12 mA から 16 mA に更新。 |
推奨動作条件 | -2LLI デバイスの VCCINT を更新し、注記 7 を追加。 |
利用可能なスピード グレードおよび動作電圧 | -2LLI デバイス コードを更新し、注記 5 を追加。 |
CPM5 のあるデバイスは -2HSI または -2LLI スピード グレードをサポートしないため、VCC_CPM5 の値を更新。 | |
注記 1、2、および 3 を更新。 | |
推奨動作条件下での DC 特性 | SLR (Super Logic Region) を含むデバイスで使用する場合用に、CIN および IRPU 値に注記 3 を追加。 |
AC スイッチ特性 | スピード仕様バージョンを 2022.2.2 に更新。 |
スピード グレード | XCVP1102、XCVP1402、XCVP1552、VP2502、および VP2802 をエンジニアリング サンプルに更新。 |
デバイス ID | XCVP1102、XCVP1202、XCVP1402、XCVP1502、XCVP1552、XCVP1702、XCVP1802、XCVP2502、および VP2802 の IDCODE を更新。 |
ブロック RAM のスイッチ特性 | -2LLI、-2LSE、-2LLE スタティック スクリーンおよび温度グレード間の clock-to-out 遅延値をさらに細かく指定するために表を更新。 |
クロック バッファーおよびネットワーク | デバイス別の FMAX 仕様を含めるよう 表 1 を更新。 |
デバイスの Pin-to-Pin 出力パラメーターのガイドライン | VP1102、VP1402、VP2502、VP2802 の値を追加し、VP1502、VP1702、VP1802 の値を更新。 |
デバイスの Pin-to-Pin 入力パラメーターのガイドライン | VP1102、VP1402、VP2502、VP2802 の値を追加し、VP1202、VP1502、VP1702、VP1802 の値を更新。 |
パッケージ パラメーターのガイドライン | XCVP1102-VSVA2785、VP1402-(VSVD2192、VSVA2785、VSVA3340)、XCVP1552-VSVA3340、XCVP1702-VSVA5601、XCVP1802-VSVA5601、XCVP2502-VSVB3340、および XCVP2802-VSVA5601 の値を追加。 |
GTM トランシーバーの DC 入力および出力レベル | TOSKEW の最大値を更新し、注記 2 を追加。 |
表 1 | PAM4、58 Gb/s 条件と注記 1 を追加。 |
GTM トランシーバー PLL/ロック タイムの適用 | TLOCK の条件を更新。 |
表 2 | PAM4、58 Gb/s 条件と注記 1 を追加。 |
Interlaken 用統合インターフェイス ブロック | 注記 3 を追加。 |
2022 年 12 月 5 日、バージョン 1.1 | |
全般的な更新 | Vivado Design Suite v2022.2 v2.00 で VP1202 -2M (VCCINT = 0.80) の一部のスピード グレード/動作電圧のプロダクション リリースに関連し、次の表を更新。 |
表 1 および表 2 にオーバードライブ仕様 (該当する場合のみ) を追加。 | |
推奨動作条件 | -2LLI の VCCINT (Low) に関する注記 7 を追加。 |
利用可能なスピード グレードおよび動作電圧 | 注記 5 を追加。 |
推奨動作条件下での DC 特性 | ICC_BATT の条件と値を更新。 |
PMC JTAG および SelectMAP | 表 1 の注記 1 に、AC-JTAG を使用した場合のすべてのトランシーバーを含めるように更新。 |
PMC Quad-SPI コントローラー インターフェイス | Quad-SPI デバイスのクロック周波数がループバック無効で ≤37.5MHz で動作する場合の FQSPI_REFCLK 最大値を 150MHz から 300MHz に変更。 |
PMC の SD/SDIO コントローラー インターフェイス | 表に TSDDCK と TSDCKD を追加し、TSDSDR12DCK の最小値を 10.0ns に変更。 |
PMC の eMMC コントローラー インターフェイス | TEMMCDCK と TEMMCCKD を追加。 |
パッケージ パラメーターのガイドライン | VP1202 のパッケージ一覧から VSVC2197 パッケージを削除。 |
デバイス ID | プロダクション用の VP1202 の IDCODE を変更。 |
GTM トランシーバーの DC 入力および出力レベル | 表 1 で、DVPPIN の PAM4 の最大仕様値を更新。VCMOUTDC の条件と式も変更。表 3 を追加。 |
GTM トランシーバーのパフォーマンス | GTM トランシーバーの PAM4 の最大ライン レートを更新。 |
GTM トランシーバー PLL/ロック タイムの適用 | TLOCK の条件を更新。 |
GTM トランシーバーのトランスミッターおよびレシーバーのスイッチ特性 | PAM4 の 82.5Gb/s 正弦波ジッターの条件を削除。 |
表 2 | RXPPMTOL の条件と注記 2 を更新し、注記 5 を追加。 |
GTM トランシーバーの電気的仕様への準拠性 | 表に 106.25Gb/s プロトコルの情報を追加。 |
表 1 | 表を更新し、注記 2 および 3 を追加。 |
GTY および GTYP トランシーバーの DC 入力および出力レベル | VCMOUTDC および VCMOUTAC の式を更新。表 3 の値を更新。 |
GTY および GTYP トランシーバーのパフォーマンス | GTYP の最大ライン レートを更新。 |
GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 | FTXIN と FRXIN を更新。 |
DCMAC 用統合ブロック | -3/-2 (0.88V)、-2 (0.80V)、および -2 (0.70V) の AXI4-Stream インターフェイス クロック値を更新。 |
DMA および CCI (Cache Coherent Interconnect) を備えた PCIe 用統合ブロック (CPM) | このトピック内で一部の周波数に -1 (0.70V) オーバードライブ値を追加。 |
2022 年 5 月 2 日、バージョン 1.0 | |
初版。 | N/A |