Interlaken 用統合インターフェイス ブロック

Versal HBM シリーズ データシート: DC 特性および AC スイッチ特性 (DS960)
Document ID
DS960
Release Date
2024-02-29
Revision
1.4 日本語

Interlaken 用統合インターフェイス ブロックを使用したソリューションに関する資料および詳細は、 『Versal Adaptive SoC 600G Interlaken LogiCORE IP 製品ガイド』 (PG371) から入手できます。 Versal Architecture and Product Data Sheet: Overview (DS950) に、各 Versal HBM デバイスに含まれるブロック数が記載されています。

表 1. Interlaken プロトコルの最大パフォーマンス
シンボル 説明 1、2 スピード グレードおよび動作電圧 (VCCINT) 別の機能の性能 単位
0.88V (H) 0.80V (M) 0.70V (L)
-3 -2 -1 -2 -1
FC0_CORE_CLK 3 コア クロック 681 663 624 663 624 MHz
FC0_AXIS_CLK 3 AXI4-Stream インターフェイス クロック 454 442 313 442 313 MHz
FRX_SERDES_CLK 受信シリアライザー/デシリアライザー クロック 725.000 705.250 664.063 705.250 664.063 MHz
FTX_SERDES_CLK 送信シリアライザー/デシリアライザー クロック 725.000 705.250 664.063 705.250 664.063 MHz
FRX_ALT_SERDES_CLK 受信シリアライザー/デシリアライザー代替クロック 362.500 352.625 332.031 352.625 332.031 MHz
FTX_ALT_SERDES_CLK 送信シリアライザー/デシリアライザー代替クロック 362.500 352.625 332.031 352.625 332.031 MHz
FAPB3_CLK APB3 クロック 300 300 300 300 300 MHz
  1. オーバークロック レートは、高速なスピード グレード デバイス (-3H、-2M、-2L) でサポートされます。
  2. これらは最大レーン パフォーマンスでの最小クロック周波数です。
  3. FEC のみのモードでは、FC0_CORE_CLK と FC0_AXIS_CLK は使用しません。