プログラマブルロジックの PCIe 用統合ブロック

Versal HBM シリーズデータシート: DC 特性および AC スイッチ特性 (DS960)

Document ID

DS960

Release Date

2024-02-29

Revision

1.4 日本語

PCI Express® デザインのソリューションに関する資料および詳細は、 PCI Express から入手できます。 Versal Architecture and Product Data Sheet: Overview (DS950) に、各 Versal デバイスに含まれるブロック数が記載されています。

表 1. プログラマブルロジックの PCIe Rev. 5.0 用統合ブロックの最大パフォーマンス
シンボル	説明^1、2、3	スピードグレードおよび動作電圧 (V_CCINT) 別の機能の性能					単位
		0.88V (H)	0.80V (M)		0.70V (L)
		-3	-2	-1	-2	-1
F_PIPECLK	パイプクロックの最大周波数	500	500	500	500	500	MHz
F_CORECLK	コアクロックの最大周波数	500	500	500	500	500	MHz
F_APBCLK	APB クロックの最大周波数	250	250	250	250	250	MHz
PCI Express Gen5 動作は x1、x2、および x4 幅でサポートされています。 PCI Express Gen5 動作は -3H および -2M スピードグレードでサポートされています。 PCI Express Gen4 動作は x1、x2、x4、および x8 幅でサポートされています。