インダストリアルグレード (K26I) の仕様

インダストリアルグレードの Kria K26I SOM (K26I) では、スピード/温度グレード -2LI (V_CCINT = 0.72V) の専用 Zynq UltraScale+ MPSoC が使用されます。このデバイスの仕様は、『Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性』 (DS925) に記載されていません。一部の Zynq UltraScale+ MPSoC ブロックでは、-2LI (V_CCINT = 0.72V) と -2LE (V_CCINT = 0.72V) でスイッチ特性が同じになります。-2LI と -2LE で同じスイッチ特性については、『Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性』 (DS925) を参照してください。K26I SOM に関連するスイッチ特性のうち、データシートと異なるものについては、次の表を参照してください。

表 1. ブロック RAM および FIFO のスイッチ特性
シンボル	説明	-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)	単位
最大周波数
F_{MAX_WF_NC}	ブロック RAM (WRITE_FIRST および NO_CHANGE モード)	516	MHz
F_{MAX_RF}	ブロック RAM (READ_FIRST モード)	495	MHz
F_{MAX_FIFO}	ECC を使用しない場合のすべてのモードの FIFO	516	MHz
F_{MAX_ECC}	ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインなし)	460	MHz
F_{MAX_ECC}	ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインあり) と WRITE_FIRST/NO_CHANGE モードのブロック RAM	516	MHz
T_PW ¹	最小パルス幅	578	ps
ブロック RAM および FIFO の clock-to-out 遅延
T_{RCKO_DO}	クロック CLK から DOUT 出力までの遅延 (出力レジスタなし)	1.53	ns、最大
T_{RCKO_DO_REG}	クロック CLK から DOUT 出力までの遅延 (出力レジスタあり)	0.44	ns、最大
高周波数でのパルス幅の要件を満たすため、MMCM および PLL DUTY_CYCLE 属性を 50% に設定する必要があります。

表 2. UltraRAM のスイッチ特性
シンボル	説明	-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)	単位
最大周波数
F_MAX	UltraRAM の最大周波数 (OREG_B = True)	495	MHz
F_{MAX_ECC_NOPIPELINE}	UltraRAM の最大周波数 (OREG_B = False、EN_ECC_RD_B = True)	303	MHz
F_{MAX_NOPIPELINE}	UltraRAM の最大周波数 (OREG_B = False、EN_ECC_RD_B = False)	389	MHz
T_PW ¹	最小パルス幅	832	ps
T_RSTPW	非同期リセットの最小パルス幅。1 サイクル必要	1 クロックサイクル
高周波数でのパルス幅の要件を満たすため、MMCM および PLL DUTY_CYCLE 属性を 50% に設定する必要があります。

表 3. DSP48 スライスのスイッチ特性
シンボル	説明	-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)¹	単位
最大周波数
F_MAX	すべてのレジスタを使用	600	MHz
F_{MAX_PATDET}	パターン検出器を使用	524	MHz
F_{MAX_MULT_NOMREG}	2 つのレジスタ付き乗算器 (MREG なし)	413	MHz
F_{MAX_MULT_NOMREG_PATDET}	2 つのレジスタ付き乗算器 (MREG なし、パターン検出あり)	371	MHz
F_{MAX_PREADD_NOADREG}	ADREG なし	423	MHz
F_{MAX_NOPIPELINEREG}	パイプラインレジスタなし (MREG、ADREG)	304	MHz
F_{MAX_NOPIPELINEREG_PATDET}	パイプラインレジスタなし (MREG、ADREG) (パターン検出あり)	280	MHz
V_CCINT = 0.72V の低電圧で動作しているデバイスでは、クロック領域の中央を通ってカスケード接続されている DSP の動作レートが仕様の F_MAX よりも低くなる可能性があります。

表 4. GTH トランシーバーのパフォーマンス
シンボル	説明	出力分周値	-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)		単位
F_GTHMAX	GTH の最大ラインレート		10.3125		Gb/s
F_GTHMIN	GTH の最小ラインレート		0.5		Gb/s
			最小	最大
F_GTHCRANGE	CPLL ラインレート範囲¹	1	4	8.5	Gb/s
		2	2	4.25	Gb/s
		4	1	2.125	Gb/s
		8	0.5	1.0625	Gb/s
		16	N/A		Gb/s
			最小	最大
F_GTHQRANGE1	QPLL0 ラインレート範囲²	1	9.8	10.3125	Gb/s
		2	4.9	8.15	Gb/s
		4	2.45	4.075	Gb/s
		8	1.225	2.0375	Gb/s
		16	0.6125	1.0118	Gb/s
			最小	最大
F_GTHQRANGE2	QPLL1 ラインレート範囲³	1	8.0	10.3125	Gb/s
		2	4.0	6.5	Gb/s
		4	2.0	3.25	Gb/s
		8	1.0	1.625	Gb/s
		16	0.5	0.8125	Gb/s
			最小	最大
F_CPLLRANGE	CPLL 周波数範囲		2	4.25	GHz
F_QPLL0RANGE	QPLL0 周波数範囲		9.8	16.375	GHz
F_QPLL1RANGE	QPLL1 周波数範囲		8	13	GHz
表に示す値は、数式 (2 x CPLL_Frequency)/Output_Divider を用いて計算された丸め込み値です。表に示す値は、数式 (QPLL0_Frequency)/Output_Divider を用いて計算された丸め込み値です。表に示す値は、数式 (QPLL1_Frequency)/Output_Divider を用いて計算された丸め込み値です。

表 5. GTH トランシーバーのユーザークロックのスイッチ特性
シンボル	説明¹	データ幅の条件 (ビット)		-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)²	単位
シンボル	説明¹	内部ロジック	インターコネクトロジック	-2LI スピードグレードおよび動作電圧 (V_CCINT = 0.72V)²	単位
F_TXOUTPMA	OUTCLKPMA がソースの TXOUTCLK 最大周波数			322.266	MHz
F_RXOUTPMA	OUTCLKPMA がソースの RXOUTCLK 最大周波数			322.266	MHz
F_TXOUTPROGDIV	TXPROGDIVCLK がソースの TXOUTCLK 最大周波数			511.719	MHz
F_RXOUTPROGDIV	RXPROGDIVCLK がソースの RXOUTCLK 最大周波数			511.719	MHz
F_TXIN	TXUSRCLK³ 最大周波数	16	16、32	322.266	MHz
		32	32、64	322.266	MHz
		20	20、40	257.813	MHz
		40	40、80	257.813	MHz
F_RXIN	RXUSRCLK³ 最大周波数	16	16、32	322.266	MHz
		32	32、64	322.266	MHz
		20	20、40	257.813	MHz
		40	40、80	257.813	MHz
F_TXIN2	TXUSRCLK2³ 最大周波数	16	16	322.266	MHz
		16	32	161.133	MHz
		32	32	322.266	MHz
		32	64	161.133	MHz
		20	20	322.266	MHz
		20	40	161.133	MHz
		40	40	257.813	MHz
		40	80	128.906	MHz
F_RXIN2	RXUSRCLK2³ 最大周波数	16	16	322.266	MHz
		16	32	161.133	MHz
		32	32	322.266	MHz
		32	64	161.133	MHz
		20	20	257.813	MHz
		20	40	128.906	MHz
		40	40	257.813	MHz
		40	80	128.906	MHz
クロックは、『UltraScale アーキテクチャ GTH トランシーバーユーザーガイド』 (UG576) に記載の方法でインプリメントする必要があります。スピードグレード -2LI (V_CCINT = 0.72V) の場合、16 ビットおよび 20 ビットの内部データパスは 5.15625Gb/s 未満のラインレートでしか使用できません。ギアボックスを使用する場合、これらの最大値は XCLK を基準とします。詳細は、『UltraScale アーキテクチャ GTH トランシーバーユーザーガイド』 (UG576) を参照してください。