このセクションでは、プロセッシング システム (PS) のリソースについて説明します。これには次のものが含まれます。
- APU
- Arm® Cortex®-A53 ベースのアプリケーション プロセッシング ユニット (APU)。クワッド コア Cortex-A53 プロセッサ (FMAX = 1333MHz)、L2 キャッシュ、SIMD、VFP4 浮動小数点ユニット、および暗号化拡張機能で構成されます。
- RPU
- Arm Cortex-R5F ベースのリアルタイム プロセッシング ユニット (RPU)。浮動小数点ユニットをサポートしたデュアル コア Cortex-R5F プロセッサ (FMAX = 533MHz) で構成され、スタンドアロンまたはロックステップ動作が可能です。
- PMU
- SOM の電源およびサブシステム管理専用のプラットフォーム管理ユニット。
- ダイナミック メモリ コントローラー (DDRC)
- サービス品質 (QoS) の設定が可能な DDR メモリ コントローラー。
- GPU
- Arm Mali™ -400 MP2 ベースのグラフィックス プロセッシング ユニット (FMAX = 600MHz)。
- システム モニター
- しきい値チェック機能を備えた内蔵の A/D コンバーター (ADC) により、電源および温度条件を監視および報告します。
- RTC
- 正確なタイム ベースを維持するためのリアルタイム クロック。オプションでキャリア カード ピンからバックアップ バッテリの電源を供給できます。
PS に統合された数多くのペリフェラルには、MIO (Multiplexed I/O) バンクを使用してアクセスします。MPSoC には全部で 3 つの MIO バンクがあります。SOM は最初のバンクをオンボード ペリフェラルに使用します。残り 2 つの MIO バンクはカスタマイズ可能で、SOM のコネクタ インターフェイスから利用できます。これら 3 つの MIO バンクはすべて SOM によって 1.8V レールで電源が供給されます。
Zynq UltraScale+ MPSoC での MIO の使用に関する詳細は、 『Zynq UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085) の MIO インターフェイスの表を参照してください。MIO のマッピングは、Zynq UltraScale+ MPSoC デザインの制約および要件に従う必要があります。