I/O 信号 - 3.0 日本語

システム信号

s_axi_aclk

システム

I

-

AXI4 クロック (プロセッサ クロック ドメイン)

s_axi_aresetn

システム

I

-

AXI4 リセット、アクティブ Low

ip2intc_irpt

システム

O

0

立ち上がりエッジ割り込み

AXI4 書き込みアドレス チャネル信号

s_axi*

S_AXI

-

-

AXI4 信号の詳細は、『Vivado AXI リファレンス ガイド』 (UG1037)
[参照 2] の付録 A を参照してください。

AXI Ethernet Lite MAC コア インターフェス信号

phy_tx_clk

PHY

I

-

PHY からのイーサネット送信クロック入力

phy_rx_clk

PHY

I

-

PHY からのイーサネット受信クロック入力

phy_rx_data[3:0]

PHY

I

-

イーサネット受信データ。イーサネット PHY からの入力

phy_tx_data[3:0]

PHY

O

0

イーサネット送信データ。イーサネット PHY への出力

phy_dv

PHY

I

-

イーサネット受信データ Valid。イーサネット PHY からの入力

phy_rx_er

PHY

I

-

イーサネット受信エラー。イーサネット PHY からの入力

phy_tx_en

PHY

O

0

イーサネット送信イネーブル。イーサネット PHY への出力

phy_crs

PHY

I

-

イーサネット PHY からのイーサネット キャリア センス入力

phy_col

PHY

I

-

イーサネット PHY からのイーサネット衝突入力

phy_rst_n

PHY

O

-

PHY リセット、アクティブ Low

phy_mdc (1)

PHY

O

0

イーサネットから PHY への MII マネージメント クロック

phy_mdio_i (1)

PHY

I

-

トライステート バッファーからの PHY MDIO データ入力

phy_mdio_o (1)

PHY

O

0

トライステート バッファーへの PHY MDIO データ出力

phy_mdio_t (1)

PHY

O

0

トライステート バッファーへの PHY MDIO データ出力イネーブル

注記 : 

1.Vivado IDE で [Enable MII Management module] をオフにした場合、このポートは使用しません。出力にはデフォルト値が割り当てられます。

2.phy_mdio 信号は双方向ポートです。トライステート バッファーは Vivado IP インテグレーターによって自動的に挿入されます。IP インテグレーターで IP を使用する場合、phy_mdio_i、phy_mdio_o、および phy_mdio_t 信号を手動で接続する必要はありません。