MDIO アドレス レジスタ (MDIOADDR) - 3.0 日本語

AXI Ethernet Lite MAC v3.0 LogiCORE IP 製品ガイド (PG135)

Document ID
PG135
Release Date
2015-11-18
Version
3.0 日本語

MDIOADDR は 32 ビットの読み出し/書き込み可能なレジスタです (この図)。このレジスタは、PHY デバイス アドレス、PHY レジスタ アドレス、および MDIO トランザクション タイプの設定に使用します。表: MDIO アドレス レジスタ (0x07E4) に、このレジスタのビット定義を示します。

図 2-12 : MDIO アドレス レジスタ

X-Ref Target - Figure 2-12

ds787_11.jpg
表 2-14 : MDIO アドレス レジスタ (0x07E4)

ビット

名前

アクセス

リセット値

説明

31:11

予約

N/A

N/A

予約

10

OP

読み出し/書き込み

0

アクセス タイプ

0 – 書き込みアクセス
1 – 読み出しアクセス

9:5

PHYADDR

読み出し/書き込み

0

PHY デバイス アドレス

4:0

REGADDR

読み出し/書き込み

0

PHY レジスタ アドレス