表: AXI Ethernet Lite レジスタ マップ に、AXI Ethernet Lite MAC コアのすべてのレジスタとそのアドレスを示します。表 2-8 ～ 2-17 に、各レジスタのビット割り当てとリセット値を示します。
表 2-7 : AXI Ethernet Lite レジスタ マップ
|
アドレス オフセット
|
レジスタ名
|
説明
|
|
07E4h
|
MDIOADDR (1)
|
MDIO アドレス レジスタ
|
|
07E8h
|
MDIOWR (1)
|
MDIO 書き込みデータ レジスタ
|
|
07ECh
|
MDIORD (1)
|
MDIO 読み出しデータ レジスタ
|
|
07F0h
|
MDIOCTRL (1)
|
MDIO 制御レジスタ
|
|
07F4h
|
TX Ping Length
|
Ping バッファーの送信長レジスタ
|
|
07F8h
|
GIE
|
グローバル割り込みイネーブル レジスタ
|
|
07FCh
|
TX Ping Control
|
Ping バッファーの送信制御レジスタ
|
|
0FF4h
|
TX Pong Length (2)
|
Pong バッファーの送信長レジスタ
|
|
0FFCh
|
TX Pong Control (2)
|
Pong バッファーの送信制御レジスタ
|
|
17FCh
|
RX Ping Control
|
Ping バッファーの受信制御レジスタ
|
|
1FFCh
|
RX Pong Control (3)
|
Pong バッファーの受信制御レジスタ
|
|
注記 :
1.これらのレジスタは、Vivado IDE で [Enable MII Management module] をオンにした場合のみ存在します。
2.これらのレジスタは、Vivado IDE で [Enable Transmit Buffers] をオンにした場合のみ存在します。
3.これらのレジスタは、Vivado IDE で [Enable Receive Buffers] をオンにした場合のみ存在します。
|