受信インターフェイス - 3.0 日本語

AXI Ethernet Lite MAC v3.0 LogiCORE IP 製品ガイド (PG135)

Document ID
PG135
Release Date
2015-11-18
Version
3.0 日本語

受信フレーム データ全体 (デスティネーション アドレスから CRC の最後まで) が、受信デュアル ポート メモリのアドレス 0x1000 から順に格納されます。プリアンブルおよび SFD フィールドはデュアル ポート メモリには格納されません。デュアル ポート メモリのアドレス 0x17FC (データ バスのビット [0]) は、ソフトウェアによって処理可能な受信パケットが存在するかどうかを示すステータスとして使用します。

デュアル ポート メモリのアドレス 0x17FC (データ バスのビット [3]) は受信割り込みイネーブルです。このイベントはパルスで、メモリ内に受信データが格納されると発生します。受信完了割り込みは、このビットと GIE の両方が 1 にセットされている場合のみ発生します。

ステータス ビットが 0 の場合、AXI Ethernet Lite MAC コアはイーサネット バスを監視し、自身のイーサネット MAC アドレスまたはブロードキャスト アドレスをデスティネーション アドレスに持つパケットを待ちます。パケットのデスティネーション アドレスがこれらいずれかに該当する場合は受信して、デュアル ポート メモリのアドレス 0x1000 から順に格納します。パケットの受信が完了すると、AXI Ethernet Lite MAC コアは CRC を検査します。CRC 値が正しい場合、ステータス ビットがセットされます。CRC ビットが不正な場合、ステータス ビットはセットされず AXI Ethernet Lite MAC コアはイーサネット バスの監視を継続します。

また、AXI Ethernet Lite MAC コアが CRC 値の正しいラント フレーム (長さ 60 バイト未満のフレーム) を受信した場合、ステータス ビットはセットされず、割り込みも発生しません。ステータス ビットがセットされている場合、AXI Ethernet Lite MAC コアは受信動作を実行しません。デュアル ポート メモリからすべての受信データが読み出されると、ステータス ビットはソフトウェアによって 0 にクリアされます。

図 3-3 : 受信デュアル ポート メモリ

X-Ref Target - Figure 3-3

ds787_16.jpg