受信クロック - 3.0 日本語

AXI Ethernet Lite MAC v3.0 LogiCORE IP 製品ガイド (PG135)

Document ID
PG135
Release Date
2015-11-18
Version
3.0 日本語

受信クロック (phy_rx_clk) も外部 PHY によって生成されますが、このクロックは受信したイーサネット トラフィックから得ます。送信クロック同様、PHY は 1 クロック サイクルで 1 ニブルのデータを転送します。このため、受信データが有効な間 (phy_dv = 1)、10BASE-T 動作では 2.5MHz、100BASE-T では 25MHz (デューティ サイクル 35 ~ 65%) となります。

受信クロックの High および Low 時間の最小値は、すべての条件において公称周期の 35% 以上です。AXI Ethernet Lite MAC コアは、この受信クロックを使用して PHY からの受信データ (phy_rx_data[3:0]) と制御信号 (phy_dv および phy_rx_er) をサンプリングします。