<project_name>/<project_name>.srcs/sources_1/ip/
VHDL サンプル デザイン、テストベンチ、および係数 (COE) ファイル。これらのファイルは ATG を駆動して必要な AXI トランザクションを生成します。
ここからは、AXI Ethernet Lite MAC コアのディレクトリと関連ファイルについて説明します。
<project_name>/<project_name>.srcs/sources_1/ip/
VHDL サンプル デザイン、テストベンチ、および係数 (COE) ファイル。これらのファイルは ATG を駆動して必要な AXI トランザクションを生成します。
ここからは、AXI Ethernet Lite MAC コアのディレクトリと関連ファイルについて説明します。