機能 - 3.0 日本語

コアの概要

サポートされる
デバイス⁽¹⁾

UltraScale+™ ファミリ、

UltraScale™ アーキテクチャ、

Zynq^®-7000 All Programmable SoC、

7 シリーズ

サポートされる
ユーザー
インターフェイス

AXI4/AXI4-Lite

リソース

表: Virtex-7 FPGA のリソース使用量 (推定値)、表: Kintex-7 FPGA のリソース使用量 (推定値)、および表: Artix-7 FPGA のリソース使用量 (推定値) を参照

コアに含まれるもの

デザイン ファイル

暗号化済み RTL

サンプル デザイン

VHDL

テストベンチ

VHDL

制約ファイル

XDC

シミュレーション
モデル

なし

サポートされる
ソフトウェア
ドライバー⁽²⁾

スタンドアロンおよび Linux

テスト済みデザイン フロー⁽³⁾

デザイン入力

Vivado^® Design Suite

Vivado

シミュレーション

サポートされるシミュレータについては、
『Vivado Design Suite ユーザー ガイド :
リリース ノート ガイド、インストール
およびライセンス』を参照

合成

Vivado 合成

サポート

ザイリンクス サポート ウェブ ページで提供

注記 : 

1.サポートされているデバイスの一覧は、Vivado IP カタログを参照してください。

2.スタンドアロン ドライバーの詳細は、SDK ディレクトリ
(<install_directory>/doc/usenglish/xilinx_drivers.htm) を参照してください。 Linux OS およびドライバー サポートの情報は、ザイリンクス Wiki ページを参照してください。

3.サポートされているツールのバージョンは、『Vivado Design Suite ユーザー ガイド : リリース ノート ガイド、インストールおよびライセンス』を参照してください。