送信インターフェイス - 3.0 日本語

AXI Ethernet Lite MAC v3.0 LogiCORE IP 製品ガイド (PG135)

Document ID
PG135
Release Date
2015-11-18
Version
3.0 日本語

送信データは、デュアル ポート メモリのアドレス 0x0 から順に格納します。アドレス指定はワード境界で行うため、2 番目の 4 バイトは 0x4 に格納されます。この 32 ビット インターフェイスでは、4 バイトすべてを同時に書き込む必要があります。32 ビットの 1 ワード内には個別のバイト イネーブルはありません。送信データには、デスティネーション アドレス (6 バイト)、ソース アドレス (6 バイト)、タイプ/長さフィールド (2 バイト)、データ フィールド
(0 ~ 1,500 バイト) を含める必要があります。プリアンブル、SFD (Start Frame Delimiter)、および CRC はデュアル ポート メモリには含めません。デスティネーション アドレス、ソース アドレス、タイプ/長さ、データ フィールドは連続するメモリ アドレスに格納する必要があります。

デュアル ポート メモリのアドレス 0x07F4 には、デュアル ポート メモリに格納する送信データの長さ (単位 : バイト) を格納します。長さの値の上位 8 ビットをデータ ビット 15 ~ 8、下位 8 ビットをデータ ビット 7 ~ 0 に格納します。

デュアル ポート メモリのアドレス 0x07F8 は、グローバル割り込みイネーブル (GIE) ビットをセットするために使用します。GIE = 0 とすると、割り込みイベントが発生しても IP2INTC_Irpt はアクティブになりません。GIE = 1 とすると、割り込みイベント発生時に ip2intc_irpt がアクティブになります。

デュアル ポート メモリ アドレス 0x07FC の下位 2 ビットは制御ビット (P : プログラム、S : ステータス) です。第 4 ビット (データ バスのビット [3]) は、送信完了割り込みイベントを有効にする送信割り込みイネーブル ビット (I) です。このイベントはパルスで、メモリに新しいデータを格納可能になると発生します。送信完了割り込みは、GIE とこのビットの両方が 1 にセットされている場合のみ発生します。

図 3-2 : 送信デュアル ポート メモリ

X-Ref Target - Figure 3-2

ds787_15.jpg