IP デザインのチェックリスト - 3.1 日本語

SEM IP を使用する際は、サポートされていない機能 ( サポートされていない機能 を参照) をチェックしてデザインとの互換性を確認します。

IP で利用できる機能の違いを理解し、どのような SEU 軽減アプローチをとるかを決定します。 「SEM IP の導入に関する主な考慮事項」 を参照してください。

ほとんどの場合、SEM Controller は軽減 + テスト モードでデフォルトのコンフィギュレーションのまま使用します。この場合、SEU イベントの検出と訂正に加え、エラー挿入機能も利用でき、アイドル ステートではその他の便利な機能をすべて利用できます。量産段階で軽減モードに変更して、エラー挿入機能を無効にすることもできます。

コントローラーから報告されるエラーの種類 (訂正可能エラー、訂正不能エラー、訂正可能なエッセンシャル エラーなど) に応じてシステムの対応を変える必要があるかどうかを検討します。たとえばエッセンシャルでない訂正可能エラーが検出された場合は何もせず、エッセンシャルな訂正可能エラーが検出された場合はデバイスをリコンフィギュレーションするなどの対応が考えられます。少なくとも、モニターまたは UART インターフェイスを使用して検出されたすべてのエラーのログを記録してください。

SEM IP を含むデザインの出荷全数の信頼性推定値を設計前にスプレッドシート形式の SEU FIT Estimator で計算し、どの程度の頻度でエラー ログを記録すべきかを把握します。 設計前に使用するスプレッドシート形式の SEU FIT Estimator は、 ザイリンクスの「品質と信頼性」ウェブ ページ からダウンロードできます。

コントローラーに供給されるシステム クロックが、推奨ガイドラインに従っていることを確認します。 システム クロック インターフェイス を参照してください。 SEM Controller とコンフィギュレーション プリミティブには、安定したクロック (グリッチがなく F _Max に違反しない) 入力が必要です。
最初のクロックが不安定な場合は、クロックに BUFGCE バッファーを使用し、クロックが安定してからバッファーを有効にしてください。

cap_gnt 信号の最初の入力を 0 にして、この信号にマスター制御スイッチを追加してコントローラーが初期化するタイミングを制御することを検討します。cap_gnt は、ICAP の準備が完了してから 1 にします。

コントローラーへの入力クロックにマスター制御スイッチを追加することを検討します。このスイッチにより、クロックが安定してからコントローラーに供給するようにします。

未使用の入力ポートはすべて特定の値に接続します (詳細は、 インターフェイス の各インターフェイスのセクションを参照)。これらのポートを正しく接続しない場合、コントローラーの初期化が完了しないことがあります。

使用するすべてのインターフェイスについて、システム レベル要件を確認します (詳細は、 インターフェイス の各インターフェイスのセクションを参照)。

後でデバッグが行えるように、少なくともモニター インターフェイスの出力を FIFO バッファーに格納することを推奨します。この情報は、後で問題が発生した場合のデバッグに必要となります。 モニター インターフェイス を参照してください。

後でデバッグが行えるように、デザイン合成後の DCP を保存しておくことを推奨します。

エラーおよびエラー発生フレームの位置をログに記録する際は、モニターまたは UART インターフェイスを使用します。 モニター インターフェイス および UART インターフェイス を参照してください。 FRAME_ECC インターフェイスを監視することは推奨しません。

UART インターフェイスでメッセージの文字化けや文字抜けが発生するなどの問題が発生する場合は、V_ENABLETIME の設定値が選択したボー レートおよびクロック周波数に適しているかどうかを確認します。また、UART インターフェイスに接続している外部デバイスやターミナル エミュレーターの設定が正しいことを確認してください。 スイッチング動作 を参照してください。

SEM Controller は生成時にターゲットとしたデバイス専用です。 あるデバイスに対して生成した SEM Controller を別のデバイスに使用しないでください。

コントローラーの制約が正しいことを確認してください ( コアへの制約 を参照)。

• コントローラーの icap_clk に対するクロック周期制約

• コントローラーと ICAP の間の一部の非同期パスに対するフォルス パス制約

• 適切な配置には、ICAP および FRAME_ECC 制約の適用が必要となることがあります。

シミュレーションではコントローラーの動作を観察できませんが、コントローラーをインスタンシエートしたデザインのシミュレーションはサポートされます。 シミュレーション を参照してください。

コントローラーと FRAME_ECC/ICAP プリミティブの間には、サンプル デザインで提供されているものを除きパイプライン レジスタを配置しないでください。

システム を参照して、SEM ソリューションをシステム レベルで監視する機能が必要かどうかを検討してください。

デザインの推定 FIT が目標レベルに達しない場合は、SEU からブロック RAM を ECC で保護するなど、ソフト エラーに対するデザインの耐性を高める各種手法の採用を検討してください。

SEM IP を早期段階でデザインに統合し、SEM IP の機能を有効にしてハードウェアでデザインのバリデーションを実行してください。 統合およびバリデーション を参照してください。

デバッグ手順の詳細は、 デバッグ を参照してください。

コントローラーの動作に関するクイック リファレンスとして、 この図 ～ この図 に示したコントローラーの有効なステート遷移図を参照してください。

エラー挿入を実行する際は、挿入の前後に Query コマンドを実行してエラーが正しく挿入されたことを確認してください。 エラー挿入のガイダンス を参照してください。