SEM IP コアの統合 - 3.1 日本語

UltraScale Architecture Soft Error Mitigation Controller v3.1 LogiCORE IP 製品ガイド (PG187)

Document ID
PG187
Release Date
2019-05-22
Version
3.1 日本語

SEM IP コアはプログラマブル ロジックのフットプリントをわずかしか占有しませんが、プログラマブル ロジックのコンフィギュレーション メモリ システムを活性化します。コンフィギュレーション メモリ システムの動作は通常の SRAM とほとんど同じですが、プログラマブル ロジック アレイ全体に物理的に分散している点が異なります。
デバイス内のほかのデジタル スイッチング アクティビティ同様、コンフィギュレーション メモリ システムのアクティビティも電力ノイズを発生させます。

SEM IP コアがサポートするデバイス ファミリでは、インプリメンテーション要件と設計ガイダンスを守っていれば、コンフィギュレーション メモリ システムから発生する電力ノイズはわずかです。

推奨: SEM IP コアをシステムに統合する際は、最新バージョンのコアを使用すると共に、 SEM IP ソリューションに関するマスター アンサー を参照して SEM IP コアに関するデザイン アドバイザリや既知の問題など最新の情報を入手することを強く推奨します。

SEM IP コアはなるべく早い段階で (理想的にはプロジェクトの最初から) 統合してください。SEM IP コアは自動的に初期化できるため、最初の統合はコアをインスタンシエートしてクロックを接続し、それ以外の入力ポートを特定の値に接続するだけで完了します。この早期インフラストラクチャの一部として SEM IP コアのプロビジョニング制御を実装し、システムが SEM IP コア クロックおよび SEM IP コアの icap_grant のイネーブル/ディスエーブルを行えるようにすることを推奨します。SEM IP コアのシステム プロビジョニングにより導入の柔軟性が向上すると同時に、SEM IP コアの統合のデバッグも容易になります。

その後、システムと SEM IP コアの間でコマンド/ステータス情報を交換するためのインターフェイスを定義および実装して統合を拡張できます。このインターフェイスには、SEM IP コアのモニター インターフェイスを利用した ASCII 通信を推奨します。UART ヘルパー ブロックはシリアル接続の場合のみ使用し、通信 FIFO を用いたパラレル接続の場合には使用しません。

SEM IP コアによって報告されたイベントのログをシステムで記録して解析するだけならステータス情報を交換するだけで十分ですが、エラー挿入をサポートするにはコマンドを交換する必要があります。放射線試験施設での加速粒子テスト以外では、SEM IP コアの統合および SEM IP コアのイベント レポートに対するシステム応答を完全にテストできる現実的な方法はエラー挿入しかありません。エラー挿入は、継続的なバリデーションにおいても一部の用途で役立ちます。