Zynq ® UltraScale+ MPSoC デバイスを使用するインプリメンテーションでは、SEM Controller から ICAP インターフェイスへアクセスできるようにする必要があります。そのためには、PS コンフィギュレーション セキュリティ ユニット (CSU) の pcap_ctrl レジスタの PCAP PR ビットをクリアします。
Zynq UltraScale+ MPSoC のプロセッシング システム (PS) のブート中、PS は PCAP (プロセッサ コンフィギュレーション アクセス ポート) を通じてデバイス内のコンフィギュレーション ロジックにアクセスできます。このパスを利用して、PS ブートローダーはビットストリームを Zynq UltraScale+ MPSoC のプログラマブル ロジック (PL) にダウンロードします。PS ブートローダーが完了すると、PS による PL のパーシャル リコンフィギュレーションをサポートするために PS と PCAP がコンフィギュレーション ロジックを常時制御します。
ただし、PS と PCAP がコンフィギュレーション ロジックを制御している間、PL と ICAP はコンフィギュレーション ロジックにロックしません。 SEM Controller が正しく機能するには、ICAP 経由でコンフィギュレーション ロジックにアクセスする必要があります。そのためには、PS CSU pcap_ctrl レジスタ ( pcap_ctrl 、アドレス 0xFFCA3008 ) の pcap_pr (ビット [0]) をクリアします。PCAP の詳細は、 『Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル』 (UG1085) [参照 3] を参照してください。
PS 上で動作するソフトウェアは、必要な PCAP アクティビティをすべて完了すると PCAP_PR をクリアした後、コントローラーの icap_grant 入力に接続された GPIO をセットします。これによって、コントローラーは初期化ステートに進むことができます。 icap_grant 入力への信号は、 icap_clk 信号に正しく同期している必要があります。
この動作をソフトウェアでインプリメントする方法は、この製品ガイドでは説明しません。SEM Controller を PS に統合する方法については、2 つのアプリケーション ノートで説明しています。 『 Zynq UltraScale+ デバイスへの LogiCORE SEM IP の統合 』 (XAPP1298) [参照 4] および 『 AXI を使用した Zynq UltraScale+ デバイスへの LogiCORE SEM IP の統合 』 (XAPP1303) [参照 5] を参照してください。
ベアメタルおよび Linux 環境におけるソフトウェア開発の詳細は、 『Zynq UltraScale+ MPSoC ソフトウェア開発者向けガイド』 (UG1137) [参照 7] および 『OS およびライブラリ資料コレクション』 (UG643) [参照 8] を参照してください。