コントローラーは、単体で考えた場合、生成時のオプション設定にかかわらず完全同期デザインです。基本的に、必要な制約はシステム クロック入力に対するクロック周期制約のみです。ジェネリック XDC では、この制約はシステム レベル サンプル デザイン クロック入力に適用され、コントローラーに伝搬します。この制約については、 「 サンプル デザインの制約 」 で説明します。
コントローラーと FPGA コンフィギュレーション システム プリミティブの間の信号パスは同期パスと見なす必要があります。デフォルトでは、ICAP または FRAME_ECC プリミティブとコントローラーの間のパスはシステム クロックに対するクロック周期制約の一部として解析されます。これは、ICAP および FRAME_ECC クロック ピンを同じシステム クロック信号に接続する必要があるためです。
ただし ICAP ポートの非同期出力信号の PRERROR、PRDONE、および AVAIL ピンは例外です。 これらの信号は内部で IP に同期しており、これらのタイミング パスを無視するには追加の制約が必要です。 「 サンプル デザインの制約 」 の set_false_path 制約のリストを参照してください。
一般に、コントローラーと接続する ICAP はその SLR の最上位 ICAP に配置する必要があります。モノリシック デバイスの場合、指示子なしでツールが ICAP と FRAME_ECC を正しく配置するため、特別な配置制約は必要ありません。
SSI デバイスの場合、ICAP と FRAME_ECC を正しい SLR に配置するにはツールで制約を指定する必要があります。 「 サンプル デザインの制約 」 の set_property 制約のリストを参照してください。