フェッチ インターフェイスは、コントローラーが外部ソースからデータを要求する手段として使用します。このインターフェイスは、エラー分類機能を有効にした場合のみ存在します。 このインターフェイスのポートの一覧および定義については、 表: フェッチ インターフェイスの信号 を参照してください。
表: フェッチ インターフェイスの信号 で説明したように、 fetch_tbladdr 入力を使用して外部メモリ ソース内のコントローラー データ テーブルの開始アドレスを指定します。 この図 は、これを視覚的に表現したものです。
コントローラーは、 fetch_tbladdr (TB) アドレスの下位 31 ビットに SLR0 のエッセンシャル ビット データの最初のバイトのアドレスを指し示す分類ベース (CB 0 ) ポインターが含まれるものと見なします。ターゲット デバイスがマルチ SLR デバイスの場合、次の fetch_tbladdr の 32 ビットに SLR1 のエッセンシャル ビット データの最初のバイトのアドレスを指し示す分類ベース (CB 1 ) ポインターが含まれます (以降同様)。ターゲットがモノリシック デバイスの場合、必要な分類ベース ポインターは 1 つです。
fetch_tbladdr (TB) と分類ベース ポインター (CB n ) をユーザーが定義できるため、SPI フラッシュ メモリにほかのデータを格納し、必要に応じてメモリの内容を構成可能です。
コントローラーが正しい TB および CB 値を使用していることを確認できるように、これらの値はモニター インターフェイスから出力されるステータス レポートでも報告されます。 「 ステータス レポート 」 を参照してください。
SPI フラッシュ プログラミング ファイルを生成する付属の makedata.tcl スクリプトは fetch_tbladdr の値が 0 と仮定しており、TB および CB 値をカスタマイズする場合はスクリプトを変更する必要があります。 TB および CB 値を変更する場合、SEM Controller が必要とするデータ (分類ベース ポインターとエッセンシャル ビット データ) を最終的にはユーザーの責任で適切なアドレス空間に定義および配置する必要があります。
ユーザーの便宜のため、システム レベル サンプル デザインにはサンプルとして SPI フラッシュ マスター ヘルパー ブロックが用意されており、フェッチ インターフェイスはこのヘルパー ブロックを経由して外部 SPI フラッシュからデータを取得します。次のセクションでは、SPI インターフェイスにおける SPI フラッシュ マスター ヘルパー ブロックの動作について説明します。
SPI 以外のインターフェイスが必要な場合、SPI フラッシュ マスター ヘルパー ブロックを別の機能に置き換えることができます。たとえば、パラレル フラッシュ メモリ コントローラーや、プロセス間通信をサポートする別の方式にこの SPI フラッシュ マスター ヘルパー ブロックを置き換えることができます。このようなカスタマイズをする場合は、 フェッチ インターフェイスのシグナリングとプロトコル のフェッチ インターフェイスのシグナリングについての説明を参照してください。