ポートの説明 - 3.1 日本語

UltraScale Architecture Soft Error Mitigation Controller v3.1 LogiCORE IP 製品ガイド (PG187)

Document ID
PG187
Release Date
2019-05-22
Version
3.1 日本語

この図 に、すべてのデバイスのサンプル デザインのポートを示します。ポートは 3 つのグループにまとめられています。グレーで示したグループは、エラー分類機能を有効にした場合のみ存在します。

図 5-4: サンプル デザインのポート (非 SSI デバイスの場合)

X-Ref Target - Figure 5-4

sem_ctrl_ex_des_ports.jpg

SSI デバイスでは、各 SLR に番号が付けられます。これには、ハードウェア SLR 番号とソフトウェア SLR 番号の 2 種類があります。

ハードウェア SLR 番号は、デバイス内で SLR がコンフィギュレーションされる順番を表します。マスター SLR は常に存在し、ハードウェア SLR 番号は 0 です。それ以外のスレーブ SLR のハードウェア SLR 番号は、基本的にマスター SLR からの距離が近いものから順に番号が割り当てられます。

UltraScale デバイスの場合、SLR に配置されたコントローラー インスタンスは、実行時にその SLR の ICAP 経由で IDCODE レジスタを読み出してハードウェア SLR 番号を確認します。 SSI デバイスにインプリメントされたコントローラーとコマンドおよびステータス情報を交換する際は、必ずハードウェア SLR 番号を使用します。

ソフトウェア SLR 番号は、デバイスの最下位から最上位に向かって SLR の物理的な順番を表します。マスター SLR は常に存在しますが、そのソフトウェア SLR 番号はデバイスにより異なります。ソフトウェア SLR 番号はザイリンクス開発ツールのデバイス ビューに表示されます。

表: デバイスの SLR 番号 に、ハードウェア SLR 番号とソフトウェア SLR 番号の対応関係を示します。

表 5-1: デバイスの SLR 番号

デバイス

ソフトウェア SLR 番号

ハードウェア SLR 番号

SLR タイプ

KU115

1

1

スレーブ

0

0

マスター

VU125

1

1

スレーブ

0

0

マスター

VU190

2

2

スレーブ

1

0

マスター

0

1

スレーブ

VU440

2

2

スレーブ

1

0

マスター

0

1

スレーブ

VU5P/VU7P/VU35P

1

1

スレーブ

0

0

マスター

VU9P

2

2

スレーブ

1

0

マスター

0

1

スレーブ

VU11P/VU37P

2

2

スレーブ

1

1

スレーブ

0

0

マスター

VU13P

3

3

スレーブ

2

2

スレーブ

1

0

マスター

0

1

スレーブ

VU27P/VU29P

3

3

スレーブ

2

2

スレーブ

1

0

マスター

0

1

スレーブ

ヒント: SLR 番号の詳細および変換方法を知らなくてもコントローラーを SSI デバイスにインプリメントするのに支障はありません。しかし特定の SLR にエラーを挿入したい場合はこの情報が役立ちます。

UltraScale SSI デバイスのサンプル デザインのポートは、モノリシック デバイスの場合と同じです。これは、付属する UART および SPI フラッシュ マスター ヘルパー ブロックが各 SLR のコントローラーのフェッチおよびモニター インターフェイスをすべて 1 つのインターフェイスにまとめて IP の管理および IP との通信に使用するためです。
ただし support_wrapper 階層のポートに関しては、ステータス インターフェイスなど一部のインターフェイス ポートがバスとなっています (バス幅は SSI デバイスを構成する SLR の数)。

システム レベル サンプル デザインにはリセット ポートはありません。コントローラーが自動的に自己初期化を実行します。次に、コントローラーは必要に応じてヘルパー ブロックを初期化します。

システム レベル サンプル デザインは、 clk を唯一のクロックとして使用する完全同期デザインです。すべてのステート エレメントはこのクロックの立ち上がりエッジに同期します。このため、インターフェイスもすべてこのクロックの立ち上がりエッジに同期します。

システム レベル サンプル デザインで利用可能なすべてのインターフェイス、およびそれぞれのシステム要件は 製品仕様 および コアを使用するデザイン で詳しく説明しています。詳細は次のリンク先を参照してください。

システム クロック インターフェイス – ポートの説明 ( システム クロック インターフェイス ) および使用法 ( システム クロック インターフェイス )。

ステータス インターフェイス – ポートの説明 ( ステータス インターフェイス ) および使用法
( ステータス インターフェイス )。

コマンド インターフェイス – ポートの説明 ( コマンド インターフェイス ) および使用法 ( コマンド インターフェイス )。

UART インターフェイス – ポートの説明 ( UART インターフェイス ) および使用法 ( UART インターフェイス )。

SPI インターフェイス – ポートの説明 ( SPI インターフェイス ) および使用法 ( SPI インターフェイス )。