FPGA デザインのタイミングをシンプルにしたり、システム性能を向上させるには、ユーザー アプリケーションとコア間のすべての入力と出力にレジスタを使用してください。 つまり、ユーザー アプリケーションからのすべての入力と出力はフリップフロップを介すことになります。信号のレジスタへの格納はすべてのパスで可能とは限りませんが、これによってタイミング解析が容易になり、またザイリンクス ツールでのデザインの配置配線も簡単になります。
FPGA デザインのタイミングをシンプルにしたり、システム性能を向上させるには、ユーザー アプリケーションとコア間のすべての入力と出力にレジスタを使用してください。 つまり、ユーザー アプリケーションからのすべての入力と出力はフリップフロップを介すことになります。信号のレジスタへの格納はすべてのパスで可能とは限りませんが、これによってタイミング解析が容易になり、またザイリンクス ツールでのデザインの配置配線も簡単になります。