推定データ - 3.1 日本語

UltraScale Architecture Soft Error Mitigation Controller v3.1 LogiCORE IP 製品ガイド (PG187)

Document ID
PG187
Release Date
2019-05-22
Version
3.1 日本語

このソリューションの動作の基本は、FPGA コンフィギュレーション メモリのフレーム処理にあります。1 ビット エラーは常に 1 つのフレームで発生します。 N ビット エラーの発生方法はいくつかあり、すべてのビット エラーが 1 つのフレームで発生することもあれば、 N 個のフレームでそれぞれ 1 ビット エラーが発生することもあります。
複数のフレームでエラーが発生している場合、検出、訂正、分類のシーケンスをそのフレームの数だけ繰り返します。

このソリューションは任意の数のエラーを適切に軽減します。任意の数のエラーの場合、エラー軽減レイテンシの推定は複雑です。このセクションでは、一般的な例として 1 フレームのみのエラーを取り上げますが、この例を通じて理解したコントローラーの動作はほかのケースにも応用がききます。