AXI プロトコルチェックと説明

表: AXI プロトコルチェックと説明に、AXI プロトコルチェックとその説明を示します。これらは基本的に、『AXI Protocol Checker LogiCORE IP 製品ガイド』 (PG101) [参照 4] に記載されたアサーションと同じものです。

表 2-5: AXI プロトコルチェックと説明
プロトコルチェック名	サポートされるプロトコル	説明
AXI_ERRM_AWADDR_BOUNDARY	AXI4/AXI3	書き込みバーストは 4KB 境界を越えることができません。
AXI_ERRM_AWADDR_WRAP_ALIGN	AXI4/AXI3	バーストタイプが WRAP の書き込みトランザクションは、アドレスが境界に揃っている必要があります。
AXI_ERRM_AWBURST	AXI4/AXI3	AWVALID が High のとき、AWBURST の値を 2’b11 にはできません。
AXI_ERRM_AWLEN_LOCK	AXI4/AXI3	排他アクセストランザクションの長さは 16 ビートを超えることができません。
AXI_ERRM_AWCACHE	AXI4/AXI3	キャッシュ可能でない場合 (AWCACHE[1] == 1'b0)、AWCACHE = 2'b00 とする必要があります。
AXI_ERRM_AWLEN_FIXED	AXI4/AXI3	バーストタイプが FIXED のトランザクションの長さは 16 ビートを超えることができません。
AXI_ERRM_AWLEN_WRAP	AXI4/AXI3	バーストタイプが WRAP の書き込みトランザクションの長さは 2、4、8、または 16 とする必要があります。
AXI_ERRM_AWSIZE	AXI4/AXI3	書き込み転送のサイズは、データインターフェイスの幅を超えることができません。
AXI_ERRM_AWVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、AWVALID は Low です。
AXI_ERRM_AWADDR_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWADDR は安定している必要があります。
AXI_ERRM_AWBURST_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWBURST は安定している必要があります。
AXI_ERRM_AWCACHE_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWCACHE は安定している必要があります。
AXI_ERRM_AWID_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWID は安定している必要があります。
AXI_ERRM_AWLEN_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWLEN は安定している必要があります。
AXI_ERRM_AWLOCK_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWLOCK は安定している必要があります。
AXI_ERRM_AWPROT_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWPROT は安定している必要があります。
AXI_ERRM_AWSIZE_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWSIZE は安定している必要があります。
AXI_ERRM_AWQOS_STABLE	AXI4/AXI3	ハンドシェイクチェック: AWVALID がアサートされ、AWREADY が Low のとき、AWQOS は安定している必要があります。
AXI_ERRM_AWREGION_STABLE	AXI4	ハンドシェイクチェック: ARVALID がアサートされ、AWREADY が Low のとき、AWREGION は安定している必要があります。
AXI_ERRM_AWVALID_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: AWVALID をアサートした場合、AWREADY が High になるまでアサートしたままにする必要があります。
AXI_RECS_AWREADY_MAX_WAIT	AXI4/AXI3/Lite	AWVALID がアサートされてから MAXWAITS サイクルの間、AWREADY をアサートすることを推奨します。
AXI_ERRM_WDATA_NUM	AXI4/AXI3	書き込みデータアイテムの数は、対応するアドレスの AWLEN に一致する必要があります。これは、次のいずれかが発生するとトリガーされます。 • 書き込みデータが到着した時点で WLAST がセットされており、WDATA カウントが AWLEN と等しくない • 書き込みデータが到着した時点で WLAST がセットされておらず、WDATA カウントが AWLEN と等しい • ADDR が到着した時点で WLAST が既に受信されており、WDATA カウントが AWLEN と等しくない
AXI_ERRM_WSTRB	AXI4/AXI3/Lite	書き込みストローブは、開始アドレス、転送サイズ、およびビート数で定義された適切なバイトレーンに対してのみアサートする必要があります。
AXI_ERRM_WVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、WVALID は Low です。
AXI_ERRM_WDATA_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: WVALID がアサートされ、WREADY が Low のとき、WDATA は安定している必要があります。
AXI_ERRM_WLAST_STABLE	AXI4/AXI3	ハンドシェイクチェック: WVALID がアサートされ、WREADY が Low のとき、WLAST は安定している必要があります。
AXI_ERRM_WSTRB_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: WVALID がアサートされ、WREADY が Low のとき、WSTRB は安定している必要があります。
AXI_ERRM_WVALID_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: WVALID をアサートした場合、WREADY が High になるまでアサートしたままにする必要があります。
AXI_RECS_WREADY_MAX_WAIT	AXI4/AXI3/Lite	WVALID がアサートされてから MAXWAITS サイクルの間、WREADY をアサートすることを推奨します。
AXI_ERRS_BRESP_WLAST	AXI4/AXI3	最後の書き込みデータのハンドシェイクが完了するまで、スレーブは BVALID を High に移行できません。
AXI_ERRS_BRESP_EXOKAY	AXI4/AXI3	EXOKAY 書き込み応答は、排他書き込みアクセスに対してのみ返すことができます。
AXI_ERRS_BVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、BVALID は Low です。
AXI_ERRS_BRESP_AW	AXI4/AXI3/Lite	書き込みアドレスのハンドシェイクが完了するまで、スレーブは BVALID を High に移行できません。
AXI_ERRS_BID_STABLE	AXI4/AXI3	ハンドシェイクチェック: BVALID がアサートされ、BREADY が Low のとき、BID は安定している必要があります。
AXI_ERRS_BRESP_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: BVALID がアサートされ、BREADY が Low のとき、BRESP は安定している必要があります。
AXI_ERRS_BVALID_STABLE	AXI4/AXI3/Lite	ハンドシェイクチェック: BVALID をアサートした場合、BREADY が High になるまでアサートしたままにする必要があります。
AXI_RECM_BREADY_MAX_WAIT	AXI4/AXI3/Lite	BVALID がアサートされてから MAXWAITS サイクルの間、BREADY をアサートすることを推奨します。
AXI_ERRM_ARADDR_BOUNDARY	AXI4/AXI3	読み出しバーストは 4KB 境界を越えることができません。
AXI_ERRM_ARADDR_WRAP_ALIGN	AXI4/AXI3	バーストタイプが WRAP の読み出しトランザクションは、アドレスが境界に揃っている必要があります。
AXI_ERRM_ARBURST	AXI4/AXI3	ARVALID が High のとき、ARBURST の値を 2’b11 にはできません。
AXI_ERRM_ARLEN_LOCK	AXI4/AXI3	排他アクセストランザクションの長さは 16 ビートを超えることができません。
AXI_ERRM_ARCACHE	AXI4/AXI3	ARVALID が High の場合、ARCACHE[1] が Low なら ARCACHE[3:2] も Low にする必要があります。
AXI_ERRM_ARLEN_FIXED	AXI4/AXI3	バーストタイプが FIXED のトランザクションの長さは 16 ビートを超えることができません。
AXI_ERRM_ARLEN_WRAP	AXI4/AXI3	バーストタイプが WRAP の読み出しトランザクションの長さは 2、4、8、または 16 とする必要があります。
AXI_ERRM_ARSIZE	AXI4/AXI3	読み出し転送のサイズは、データインターフェイスの幅を超えることができません。
AXI_ERRM_ARVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、ARVALID は Low です。
AXI_ERRM_ARADDR_STABLE	AXI4/AXI3/Lite	ARVALID がアサートされ、ARREADY が Low のとき、ARADDR は安定している必要があります。
AXI_ERRM_ARBURST_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARBURST は安定している必要があります。
AXI_ERRM_ARCACHE_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARCACHE は安定している必要があります。
AXI_ERRM_ARID_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARID は安定している必要があります。
AXI_ERRM_ARLEN_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARLEN は安定している必要があります。
AXI_ERRM_ARLOCK_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARLOCK は安定している必要があります。
AXI_ERRM_ARPROT_STABLE	AXI4/AXI3/Lite	ARVALID がアサートされ、ARREADY が Low のとき、ARPROT は安定している必要があります。
AXI_ERRM_ARSIZE_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARSIZE は安定している必要があります。
AXI_ERRM_ARQOS_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARQOS は安定している必要があります。
AXI_ERRM_ARREGION_STABLE	AXI4	ARVALID がアサートされ、ARREADY が Low のとき、ARREGION は安定している必要があります。
AXI_ERRM_ARVALID_STABLE	AXI4/AXI3/Lite	ARVALID をアサートした場合、ARREADY が High になるまでアサートしたままにする必要があります。
AXI_RECS_ARREADY_MAX_WAIT	AXI4/AXI3/Lite	ARVALID がアサートされてから MAXWAITS サイクルの間、ARREADY をアサートすることを推奨します。
AXI_ERRS_RDATA_NUM	AXI4/AXI3	読み出しデータアイテムの数は、対応する ARLEN に一致する必要があります。
AXI_ERRS_RID	AXI4/AXI3	読み出しデータは、関係するアドレスに常に続く必要があります。したがって、スレーブは未処理の読み出しトランザクションに一致する ID の読み出しデータしか与えることができません。
AXI_ERRS_RRESP_EXOKAY	AXI4/AXI3	EXOKAY 読み出し応答は、排他読み出しアクセスに対してのみ返すことができます。
AXI_ERRS_RVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、RVALID は Low です。
AXI_ERRS_RDATA_STABLE	AXI4/AXI3/Lite	RVALID がアサートされ、RREADY が Low のとき、RDATA は安定している必要があります。
AXI_ERRS_RID_STABLE	AXI4/AXI3	RVALID がアサートされ、RREADY が Low のとき、RID は安定している必要があります。
AXI_ERRS_RLAST_STABLE	AXI4/AXI3	RVALID がアサートされ、RREADY が Low のとき、RLAST は安定している必要があります。
AXI_ERRS_RRESP_STABLE	AXI4/AXI3/Lite	RVALID がアサートされ、RREADY が Low のとき、RRESP は安定している必要があります。
AXI_ERRS_RVALID_STABLE	AXI4/AXI3/Lite	RVALID をアサートした場合、RREADY が High になるまでアサートしたままにする必要があります。
AXI_RECM_RREADY_MAX_WAIT	AXI4/AXI3/Lite	RVALID がアサートされてから MAXWAITS サイクルの間、RREADY をアサートすることを推奨します。
AXI_ERRM_EXCL_ALIGN	AXI4/AXI3	排他アクセスのアドレスはトランザクションに含まれるバイト総数に揃っている必要があります。
AXI_ERRM_EXCL_LEN	AXI4/AXI3	排他アクセスバーストで転送されるバイト数は 2 のべき乗、すなわち 1、2、4、8、16、32、64、または 128 バイトです。
AXI_RECM_EXCL_MATCH	AXI4/AXI3	排他書き込みのアドレス、サイズ、および長さは、同じ ID を持つ直前の排他読み出しのアドレス、サイズ、および長さに揃えることを推奨します。
AXI_ERRM_EXCL_MAX	AXI4/AXI3	排他バーストで転送される最大バイト数は 128 です。
AXI_RECM_EXCL_PAIR	AXI4/AXI3	すべての排他書き込みの前には、同じ ID を持つ未処理の排他読み出しが存在することを推奨します。
AXI_ERRM_AWUSER_STABLE	AXI4/AXI3	AWVALID がアサートされ、AWREADY が Low のとき、AWUSER は安定している必要があります。
AXI_ERRM_WUSER_STABLE	AXI4/AXI3	WVALID がアサートされ、WREADY が Low のとき、WUSER は安定している必要があります。
AXI_ERRS_BUSER_STABLE	AXI4/AXI3	BVALID がアサートされ、BREADY が Low のとき、BUSER は安定している必要があります。
AXI_ERRM_ARUSER_STABLE	AXI4/AXI3	ARVALID がアサートされ、ARREADY が Low のとき、ARUSER は安定している必要があります。
AXI_ERRS_RUSER_STABLE	AXI4/AXI3	RVALID がアサートされ、RREADY が Low のとき、RUSER は安定している必要があります。
AXI_AUXM_RCAM_OVERFLOW	AXI4/AXI3/Lite	読み出し CAM オーバーフロー。MAXRBURSTS パラメーターを大きくする必要があります。
AXI_AUXM_RCAM_UNDERFLOW	AXI4/AXI3/Lite	読み出し CAM アンダーフロー
AXI_AUXM_WCAM_OVERFLOW	AXI4/AXI3/Lite	書き込み CAM オーバーフロー。MAXWBURSTS パラメーターを大きくする必要があります。
AXI_AUXM_WCAM_UNDERFLOW	AXI4/AXI3/Lite	書き込み CAM アンダーフロー
AXI_AUXM_EXCL_OVERFLOW	AXI4/AXI3	排他アクセスモニターオーバーフロー。EXMON_WIDTH パラメーターを大きくする必要があります。
AXI4LITE_ERRS_BRESP_EXOKAY	Lite	スレーブが AXI4-Lite インターフェイスに EXOKAY 応答を送信することはできません。
AXI4LITE_ERRS_RRESP_EXOKAY	Lite	スレーブが AXI4-Lite インターフェイスに EXOKAY 応答を送信することはできません。
AXI4LITE_AUXM_DATA_WIDTH	Lite	DATA_WIDTH パラメーターは 32 または 64 です。

AXI プロトコルチェックと説明 - 1.1 日本語

AXI Verification IP v1.1 LogiCORE IP 製品ガイド (PG267)