ザイリンクス固有のコンフィギュレーションチェックと説明 - 1.1 日本語

AXI Verification IP v1.1 LogiCORE IP 製品ガイド (PG267)

Document ID: PG267
Release Date: 2017-10-04
Version: 1.1 日本語

表: ザイリンクス固有のコンフィギュレーションチェックと説明に、ザイリンクス固有のコンフィギュレーションチェックとその説明を示します。

表 2-6: ザイリンクス固有のコンフィギュレーションチェックと説明
プロトコルチェック名	サポートされるプロトコル	説明
XILINX_AW_SUPPORTS_NARROW_BURST	AXI4/AXI3	狭い転送をサポートしない接続の場合、AW マスターは AWLEN > 0 かつ AWSIZE が定義したインターフェイス DATA_WIDTH よりも小さい転送を発行できません。
XILINX_AR_SUPPORTS_NARROW_BURST	AXI4/AXI3	狭い転送をサポートしない接続の場合、AR マスターは ARLEN > 0 かつ ARSIZE が定義したインターフェイス DATA_WIDTH よりも小さい転送を発行できません。
XILINX_AW_SUPPORTS_NARROW_CACHE	AXI4/AXI3	狭い転送をサポートしない接続の場合、AW マスターは AWLEN > 0 かつ AWCACHE 変更可能ビットがアサートされていない転送を発行できません。
XILINX_AR_SUPPORTS_NARROW_CACHE	AXI4/AXI3	狭い転送をサポートしない接続の場合、AR マスターは ARLEN > 0 かつ ARCACHE 変更可能ビットがアサートされていない転送を発行できません。
XILINX_AW_MAX_BURST	AXI4/AXI3	AW マスターは、最大バースト長の設定値より大きい AWLEN を発行できません。
XILINX_AR_MAX_BURST	AXI4/AXI3	AR マスターは、最大バースト長の設定値より大きい ARLEN を発行できません。
XILINX_AWVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、AWREADY は Low です。
XILINX_WVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、WREADY は Low です。
XILINX_BVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、BREADY は Low です。
XILINX_ARVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、ARREADY は Low です。
XILINX_RVALID_RESET	AXI4/AXI3/Lite	ARESETn が High に移行した後の最初のサイクルでは、RREADY は Low です。
ARESET_XCHECK	AXI4/AXI3/Lite	AREST_N は、1 クロックサイクル後に X/Z になることはできません。
XILINX_AXI_ERRM_RESET_PULSE_WIDTH	AXI4/AXI3/Lite	ARESETN は、Low に移行した後少なくとも 16 クロックサイクルの間、Low のままにする必要があります。詳細は、『Vivado Design Suite: AXI リファレンスガイド』 (UG1037) [参照 3] を参照してください。