シンプルな SRAM メモリ モデル - 1.1 日本語

AXI スレーブ VIP にはシンプルなメモリ モデルがあります ( この図 参照)。このメモリ モデルは、SystemVerilog の連想配列です。書き込みトランザクションはメモリ モデルに書き込むことができ、読み出しトランザクションはメモリからデータを読み出すことができます。これらを、バックドア アクセス API と区別してフロントドア アクセスとも呼びます。これら 2 つの機能は、AXI スレーブ VIP およびランタイム スレーブ モードの AXI パススルー VIP に実装されています。これと同時に、このメモリ モデルにはメモリに直接アクセスするためのバックドア API として backdoor_memory_write と backdoor_memory_read も用意されています。 backdoor_memory_write はデータをメモリに書き込み、 backdoor_memory_read はデータをメモリから読み出します。メモリ モデル API の使用法は、 ザイリンクス AXI API の資料 [参照 12] を参照してください。

図 4-8: メモリ モデル

X-Ref Target - Figure 4-8

重要: このメモリは readmemh などのビルトイン システム タスクをサポートしていません。 backdoor_memory_write を使用してすべてのファイル情報をメモリに書き込むことができます。リセットはメモリの内容に影響しません。