統合 DDRMC は、それぞれ 16 または 32 データ ビットの独立した 2 つの DDR インターフェイスとしても構成可能です。このセクションでは、2x16 LPDDR4/4X インターフェイス (非反転) について説明します。
図 1. 2x16 LPDDR4/4x インターフェイスの接続
次の図に、1 つの x32 コンポーネントを使用した非反転構成の 2x16 インターフェイスのニブル使用状況を示します。DQ はデータ ニブルを示し、AC はアドレス/コマンド/制御ニブルを示し、sys_clk はシステム クロック ペア、RESET_n、および ALERT_n 信号で構成されるニブルを示します。詳細なピン配置は、表「LPDDR4/4X コンポーネントのピン配置 (非反転)」を参照してください。
重要: ニブル使用状況の図は、この構成に対して Vivado で出力した固定ピン配置に基づいています。
図 2. 2x16 コンポーネント インターフェイスのニブル使用状況 (非反転)
