LRDIMM キャリブレーション シーケンスの細部の多くは、「メモリの初期化およびキャリブレーションのシーケンス」で前述した DDR4 コアのキャリブレーション シーケンスと同じですが、以降で相違点を説明します。
次の図に、メモリの初期化および LRDIMM キャリブレーション シーケンスの各ステージを含む全体的なフローを示します。
図 1. LRDIMM キャリブレーション シーケンス
データ バッファーと DRAM 間のタイミングを満たす目的で次に示すデータ バッファーのキャリブレーション ステージが追加されており、これらは LRDIMM カード/スロットのすべてのランクで繰り返されます。
- MREP トレーニング
- MRD サイクル トレーニング
- MRD センター トレーニング
- DWL トレーニング
- MWD サイクル トレーニング
- MWD センター トレーニング
ホスト側のキャリブレーション ステージはホストとデータ バッファー間のタイミングを調整し、これらは各 LRDIMM カード/スロットで一度実行されます。
データ バッファーと DRAM 間のキャリブレーション ステージが最初にすべて実行され、続いてホスト側のキャリブレーション ステージが実行されます。
データ バッファー キャリブレーション ステージがそれぞれ完了すると、Per Buffer Addressing (PBA) モードが有効になり、キャリブレーションされたレイテンシと遅延値がデータ バッファー レジスタにプログラムされます。
以降のセクションでは、データ バッファーのキャリブレーション ステージについて説明します。