DDR4 RDIMM および LRDIMM インターフェイス - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

RDIMM/LRDIMM インターフェイスの最小構成はシングル ランク シングル スロット 72 ビット RDIMM で、最大構成はマルチランク マルチスロット RDIMM または 72 ビットの LRDIMM です。バッファー付き DIMM では、[Optimum] と [Rank Slot and Stack Height Expansion] の 2 つのピン配置が可能です。最も効率がよい最小ピン配置オプションの [Optimum] は、シングル ランク シングル スロットの非 3DS ベース RDIMM にのみ適用されます。将来のアプリケーションでもシングル ランク シングル スロットの非 3DS ベース RDIMM しか使用しない場合は [Optimum] を選択できますが、それ以外のアプリケーションでは、[Slot Rank and Stack Height Expansion] を選択する必要があります。マルチランク マルチスロット、または 3DS ベース RDIMM 構成を選択した場合は、既に [Rank Slot and Stack Height Expansion] のピン配置が使用されているため、[Optimum] が唯一のオプションとなります。LRDIMM デバイスを選択した場合は、既に [Rank Slot and Stack Height Expansion] のピン配置が使用されているため、[Optimum] が唯一のピンオプションとなります。マルチランク マルチスロットまたは 3DS ベース RDIMM、あるいは LRDIMM デバイスを使用する場合は、将来の RDIMM および LRDIMM トポロジへの拡張、および x4/x8 デバイスとの互換性はすべて自動的にサポートされます。

将来的にすべての信号が正しく配線されるように、書き込み DM または書き込み/読み出し DBI 機能を有効にして DM/DBI ポートを生成する必要があります。これらは、x4/x8 の互換性にとって非常に重要です。また、3DS デバイス、クワッドランク、またはデュアル スロット トポロジの要件にも注意して、追加の DDR4 出力クロックおよび制御信号がハードウェア デザインに含まれるように、最大ピン配置を適切に生成してください。コマンド/アドレス パリティ機能が必要な場合は、ピン配置を生成する際にこの機能を有効にしてください。