注: GitHub で公開している 『Versal ACAP メモリ ピン配置の取得と検証』
チュートリアル の使用を推奨します。これは Versal DDRMC のピン配置を迅速で効果的に生成できる方法です。すべてのピン スワップは、ハードウェアを生成する前にデザインの XDC に取り込み、検証しておく必要があります。ツールに取り込まれていない PCB レベルのピン スワップがピン規則に違反している場合、ハードウェア障害を引き起こすおそれがあります。
- コマンド、アドレス、制御、およびクロック ピンはすべて固定です。
- コマンド/アドレス/制御ピン:
ACT_N, RAS_N(A[16])、CAS_N(A[15])、WE_N(A[14])、A、BA、BG、CKE、CS_N、ODT、PAR。 - クロック ピン:
CK_T、CK_C。
- コマンド/アドレス/制御ピン:
-
DQ/DM/DQSピンはすべて固定ですが、次に示すスワップは許可されます。- DDR4 DQ ビットのスワップ。
- x4 ベース インターフェイスでは、同じニブル内の DQ ビットはスワップ可能です。
表 1. 同一ニブル内の DQ ビットのスワップ例 トリプレット#ピン# パッケージ ピン名 スワップなし x4 スワップあり x4 注記 MxP0 IO_L0P_XCC_N0P0 DQS0_t スワップ不可 MxP1 IO_L0N_XCC_N0P1 DQS0_c スワップ不可 MxP2 IO_L1P_N0P2 DQ3 DQ0 MxP3 IO_L1N_N0P3 DQ1 DQ2 MxP4 IO_L2P_N0P4 DQ2 DQ1 MxP5 IO_L2NN0P5 DQ0 DQ3 - x8/x16 ベース インターフェイスでは、同じバイト内の DQ ビットはスワップ可能です。
表 2. 同一バイト内の DQ ビットのスワップ例 トリプレット#ピン# パッケージ ピン名 スワップなし x8/x16 スワップあり x8/x16 注記 MxP0 IO_L0P_XCC_N0P0 DM1 スワップ不可 MxP1 IO_L0N_XCC_N0P1 A12 スワップ不可 MxP2 IO_L1P_N0P2 DQ11 DQ8 MxP3 IO_L1N_N0P3 DQ9 DQ12 MxP4 IO_L2P_N0P4 DQ10 DQ14 MxP5 IO_L2N_N0P5 DQ8 DQ15 MxP6 IO_L3P_XCC_N1P0 DQS1_t スワップ不可 MxP7 IO_L3N_XCC_N1P1 DQS1_c スワップ不可 MxP8 IO_L4P_N1P2 DQ12 DQ9 MxP9 IO_L4N_N1P3 DQ14 DQ13 MxP10 IO_L5P_N1P4 DQ13 DQ10 MxP11 IO_L5N_N1P5 DQ15 DQ11
- x4 ベース インターフェイスでは、同じニブル内の DQ ビットはスワップ可能です。
- DDR4 DQ ニブル/バイトのスワップ。
- x8/x16 ベース コンポーネントおよび DIMM インターフェイスでは、ECC バイト (CB) を含む任意のバイトをほかの任意のバイトとスワップできます。スワップしたバイト内の DQ ビットもスワップできます。
表 3. バイト 1 とバイト 0 のスワップ例 トリプレット#ピン# パッケージ ピン名 スワップなし x8 スワップあり x8 注記 MxP0 IO_L0P_XCC_N0P0 DM1 DM0 データ マスクのみ MxP1 IO_L0N_XCC_N0P1 A12 スワップ不可 MxP2 IO_L1P_N0P2 DQ11 DQ3 MxP3 IO_L1N_N0P3 DQ9 DQ1 MxP4 IO_L2P_N0P4 DQ10 DQ2 MxP5 IO_L2N_N0P5 DQ8 DQ0 MxP6 IO_L3P_XCC_N1P0 DQS1_t DQS0_t DQSx_t のみ MxP7 IO_L3N_XCC_N1P1 DQS1_c DQS0_c DQSx_c のみ MxP8 IO_L4P_N1P2 DQ12 DQ4 MxP9 IO_L4N_N1P3 DQ14 DQ6 MxP10 IO_L5P_N1P4 DQ13 DQ7 MxP11 IO_L5N_N1P5 DQ15 DQ5 MxP12 IO_L6P_GC_XCC_N2P0 DM0 DM1 データ マスクのみ MxP13 IO_L6N_GC_XCC_N2P1 A7 スワップ不可 MxP14 IO_L7P_N2P2 DQ3 DQ11 MxP15 IO_L7N_N2P3 DQ1 DQ9 MxP16 IO_L8P_N2P4 DQ2 DQ10 MxP17 IO_L8N_N2P5 DQ0 DQ8 MxP18 IO_L9P_GC_XCC_N3P0 DQS0_t DQS1_t DQSx_t のみ MxP19 IO_L9N_GC_XCC_N3P1 DQS0_c DQS1_c DQSx_c のみ MxP20 IO_L10P_N3P2 DQ4 DQ12 MxP21 IO_L10N_N3P3 DQ6 DQ14 MxP22 IO_L11P_N3P4 DQ7 DQ13 MxP23 IO_L11N_N3P5 DQ5 DQ15 - x4 ベース DIMM インターフェイスでは、ECC バイト (CB) を含む任意のバイトをほかのバイトとスワップでき、同じバイト内のニブルどうしをスワップできます。スワップしたニブル内の DQ ビットもスワップできます。
表 4. 同一バイト内のニブルのスワップ例 トリプレット#ピン# パッケージ ピン名 スワップなし x4 スワップあり x4 注記 MxP0 IO_L0P_XCC_N0P0 DQS4_t DQS13_t DQSx_t のみ MxP1 IO_L0N_XCC_N0P1 DQS4_c DQS13_c DQSx_c のみ MxP2 IO_L1P_N0P2 DQ35 DQ37 MxP3 IO_L1N_N0P3 DQ34 DQ36 MxP4 IO_L2P_N0P4 DQ33 DQ39 MxP5 IO_L2N_N0P5 DQ32 DQ38 MxP6 IO_L3P_XCC_N1P0 DQS13_t DQS4_t DQSx_t のみ MxP7 IO_L3N_XCC_N1P1 DQS13_c DQS4_c DQSx_c のみ MxP8 IO_L4P_N1P2 DQ37 DQ35 MxP9 IO_L4N_N1P3 DQ36 DQ34 MxP10 IO_L5P_N1P4 DQ39 DQ33 MxP11 IO_L5N_N1P5 DQ38 DQ32 - x4 ベース コンポーネント インターフェイスでは、任意のニブルをほかの任意のニブルとスワップできます。スワップしたニブル内の DQ ビットもスワップできます。
表 5. 任意のニブルどうしのスワップ例 トリプレット#ピン# パッケージ ピン名 スワップなし x4 スワップあり x4 注記 MxP6 IO_L3P_XCC_N1P0 DQS1_t DQS2_t DQSx_t のみ MxP7 IO_L3N_XCC_N1P1 DQS1_c DQS2_c DQSx_c のみ MxP8 IO_L4P_N1P2 DQ4 DQ8 MxP9 IO_L4N_N1P3 DQ6 DQ11 MxP10 IO_L5P_N1P4 DQ7 DQ10 MxP11 IO_L5N_N1P5 DQ5 DQ9 MxP54 IO_L0P_XCC_N0P0 DQS2_t DQS1_t DQSx_t のみ MxP55 IO_L0N_XCC_N0P1 DQS2_c DQS1_c DQSx_c のみ MxP56 IO_L1P_N0P2 DQ8 DQ4 MxP57 IO_L1N_N0P3 DQ11 DQ6 MxP58 IO_L2P_N0P4 DQ10 DQ7 MxP59 IO_L2N_N0P5 DQ9 DQ5
- x8/x16 ベース コンポーネントおよび DIMM インターフェイスでは、ECC バイト (CB) を含む任意のバイトをほかの任意のバイトとスワップできます。スワップしたバイト内の DQ ビットもスワップできます。
- DDR4 DQ ビットのスワップ。
- DDR4 のデータ幅を縮小する場合は、番号の大きい DQ から順に除去する必要があります。
- 72 ビットを 64 ビットに変換するには、DQ71 ～ DQ64 を除去します。
- VRP ピンは、240Ω 参照抵抗を介して VCCO に接続する必要があります。
- RDIMM/LRDIMM のピン配置と UDIMM のピン配置には互換性はありません。
- UDIMM のピン配置とコンポーネントのピン配置には互換性はありません。
- x4 と x8 の RDIMM/LRDIMM のピン配置には互換性があります。x4 と x8 の RDIMM/LRDIMM に PCB 互換性が必要な場合、次に示すピン スワップの制約が適用されます。
- DQ ビットは、同じニブル内でのみスワップできます。
- ニブルどうしのスワップはできません。
- バイトはほかの任意のバイトとスワップできます。
- 1 つの統合 DDR MC につき、1 つの差動システム クロック ソース (sys_clk) が必要です。詳細は、第 3 章の表 2 を参照してください。
- メモリ インターフェイス デザインに使用しているニブル内の未使用ピンには制限がありますが、ニブル全体が未使用の場合はメモリ以外のデザインに使用できます。未使用のピンは、ピン配置の表で「接続なし (NC)」と記載されています。
- マルチコンポーネント インターフェイスでは、同じデータ幅のコンポーネントを使用する必要があります。たとえば、72 ビット インターフェイスは 9 個の x8 コンポーネント、または 5 個の x16 コンポーネントを使用できます。