内部クロック ストローブを調整して、メモリから返される DQS に揃えます。これは、すべてのバイト レーンに対して並列に実行されます。
これは、次の手順で実行します。
- 読み出しレイテンシの初期設定値 (-2) を使用し、コース タップを増やしながら 3 番目の DQS エッジを検出します。
- ファイン タップを使用してノイズ領域を検出し、ノイズ領域の中央に揃えます。
- 読み出しレイテンシの設定値を変更 (+2) して DQS エッジに対する最初のアライメントに戻し、検出したプリアンブル タイプ (1 または 2 TCK) に調整します。
- すべてのメモリ ランクに対してこれを繰り返します。
- 全ランクで最も長い遅延を考慮して、コース タップおよび読み出しレイテンシの値を調整します。
| レジスタ名 | 数量 | 説明 |
|---|---|---|
| Fx_DQSGATE_STG1_OVERFLOW | ランクおよびバイト | 1: 3 番目の DQS エッジを検出するために 16 コース タップを使い切った |
| Fx_DQSGATE_STG1_READ_LAT | ランクおよびバイト | ノイズ領域へのセンタリング後の読み出しレイテンシの値 |
| Fx_DQSGATE_STG1_RLDLYRNK_CRSE | ランクおよびバイト | 3 番目の DQS エッジに対するコース タップ値 |
| Fx_DQSGATE_STG1_RLDLYRNK_FINE | ランクおよびバイト | 3 番目の DQS エッジに対するファイン タップ値 |
| Fx_DQSGATE_STG2_READ_LAT | ランクおよびバイト | プリアンブル タイプ (1 または 2TCK) への調整後の読み出しレイテンシ |
| Fx_DQSGATE_STG2_RLDLYRNK_CRSE | ランクおよびバイト | プリアンブル タイプへの調整後のコース タップ値 |
| Fx_DQSGATE_MAX_READ_LAT | 1 | すべてのキャリブレーション済みランクの中で最も大きい読み出しレイテンシの値。シングル ランク インターフェイスの場合、この値は DQSGATE_STG2_READ_LAT と同じです。 |
| Fx_DQSGATE_READ_LAT_FINAL | バイト | 最終的な読み出しレイテンシの値 |
| Fx_DQSGATE_RLDLYRNK_CRSE_FINAL | ランクおよびバイト | 最終的なコース タップの値 |