ECC - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

エラー訂正 (1 ビット エラーの訂正、2 ビット エラーの検出) は、トラフィックを妨げることなく読み出しデータのチェックを実行します。ECC の計算結果は、データ幅にかかわりなく追加の 1 バイトに格納されます。たとえば、64 ビット DRAM インターフェイスで ECC を有効にした場合、1 バイトを追加してインターフェイス幅は全体で 72 ビットとなります。同様に、32 ビット インターフェイスで ECC を有効にした場合も、1 バイトを追加してインターフェイス幅は全体で 40 ビットとなります。

1 バーストあたり 1 ビットのエラーを訂正できます。2 ビットのエラーは検出のみ可能で、訂正はできません。3 ビット以上のエラーは検出ができる場合とできない場合があり、訂正はできません。訂正可能か不能かにかかわらず、検出されたエラーはログに記録され、これらのエラーで割り込みを生成するようにコンフィギュレーションできます。書き込みには、訂正可能および訂正不能エラーを挿入できます。

注: CAS 書き込みレイテンシが 11 未満の場合、ECC によってレイテンシがメモリ クロックの 2 サイクル分長くなります。