|
コアの概要 |
| サポートされるデバイス ファミリ
1
|
Versal™ ACAP |
| サポートされるユーザー インターフェイス |
AXI3、AXI4、および AXI4-Stream |
| リソース |
|
|
コア に含まれるもの |
| デザイン ファイル |
RTL |
| サンプル デザイン |
N/A |
| テストベンチ |
Verilog |
| 制約ファイル |
XDC |
| シミュレーション モデル |
SystemVerilog、SystemC |
| サポートされるソフトウェア ドライバー |
N/A |
| テスト済みデザイン フロー
2
|
| デザイン入力 |
Vivado IP インテグレーター |
| シミュレーション |
サポートされるシミュレータについては、『Vivado Design Suite ユーザー ガイドリリース ノート、インストールおよびライセンス』を参照 |
| 合成 |
Vivado 合成 |
| サポート |
| リリース ノートと既知の問題 |
マスター アンサー レコード75764
|
| すべての Vivado IP 変更ログ |
マスター Vivado IP 変更ログ: 72775
|
|
ザイリンクス サポート ウェブ ページ
|
- サポートされているデバイスの一覧は、
Vivado®
IP カタログを参照してください。
- サポートされているサードパーティ ツールのバージョンは、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストールおよびライセンス』を参照してください。
|