LPDDR4 CS および CA トレーニング - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

LPDDR4/4X SDRAM には、高い動作周波数において終端を有効にする前にコマンド バスのトレーニングを実行するメカニズムがあります。1866Mb/s を超える動作では、このトレーニング ステージはコマンド バス トレーニング モードを使用して DRAM での CS および CA 信号を CK を基準に揃えます。このモードでは、DRAM は CS と CK を使用して CA ピンの値を取り込み、DQ[13:8] ピンで結果をコントローラーにフィードバックします。このトレーニングは、2 つのフェーズで実行されます (CS トレーニングと CA トレーニング)。

最初に CS トレーニングを実行して、CS の遷移を CK の立ち下がりエッジに揃えます。CA ピンに固定パターンを駆動し、CS-to-CK タイミングを変化させます。コントローラーは DQ ピンで受信したパターンと CA ピンで送信したパターンを照合して、ノイズ領域を特定します。これが完了したら、CS 遅延を調整して立ち上がり CK エッジをノイズ領域の中心から ½ クロック サイクルだけ離してセンタリングします。CS と CK のアライメントの後、CA トレーニングは CA ラインでトグル パターンを使用して、CK を基準に CA 信号のスキュー調整とセンタリングを実行します。

このキャリブレーション ステージにデバッグ レジスタはありません。