PHY BISC - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

このキャリブレーション ステージでは、内部遅延を計測して ¼ メモリ クロック周期と等しくなるファイン タップ数を求めます。これを 1 コース タップと呼びます。

レジスタ名 数量 説明
Fx_CALBISC_RL_DLY_QTR 1 ¼ メモリ クロック周期に等しいファイン タップ数。