アドレス マップの記法 - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

次に、この資料で使用するアドレス マップの記法について例を挙げながら説明します。

たとえば次のような DRAM コンポーネントの場合を考えます。
  • 16 ビットの行アドレス (1 バンクあたり 64K 行)
  • 10 ビットの列アドレス (1 行あたり 1024 列)
  • 2 ビットのバンク アドレス (1 バンク グループあたり 4 バンク)
  • 2 ビットのバンク グループ アドレス (4 バンク グループ)
DRAM バス幅は 64 ビットです。DRAM の基本的なアクセス単位は 64 バイトです。この場合、次のようなアドレス マップが推奨されます。
  • DRAM バスは 64 ビット幅のため、DRAM は system_addr[2:0] を使用しない
  • Column_addr[9:0] = system_addr[12:3]
  • Bank_group_addr[1:0] = system_addr[14:13]
  • Bank_addr[2:0] = system_addr[16:15]
  • Row_addr[15:0] = system_addr[32:17]

このアドレス マップを、16R-2B-2BG-10C と表します。

図 1. アドレス マップの例