NoC は、チップ全体で 1 つのクロックによってクロック供給されます。NMU/NSU には、個々のマスターまたはスレーブの AXI クロック ドメインから NoC クロック ドメインへの移行を確実にする非同期統合 FIFO があります。
NoC クロックは、CIPS Control, Interface and Processing System (CIPS) IP 内で PLL によって制御されます。NoC のクロック周波数を変更するには、CIPS IP を開いて使用する必要があります。これを実行するには、Tcl コマンドを使用するか、または次の図に示すように GUI を使用します。
図 1. CIPS: 出力クロック
次に、CIPS IP ブロックを使用して NoC クロック周波数を変更する Tcl コマンドの例を示します。
set_property -dict [list CONFIG.PMC_CRP_NOC_REF_CTRL_FREQMHZ {1000}] [get_bd_cells versal_cips_0]NPLL の詳細は、 『Versal ACAP テクニカル リファレンス マニュアル』 (AM011) の「クロック」の章を参照してください。
| クロック | 説明 |
|---|---|
| aclkn | AXI NoC および AXIS NoC IP には、最大 N 個の独立した AXI クロックを含めるように設定できます (N は IP コアで使用する AXI インターフェイスの総数)。NoC の各 AXI インターフェイスとクロックの関連付けは、[Customize IP] ダイアログ ボックスの [Inputs] および [Outputs] タブで設定します。 |
| sys_clk |
axi_noc のインスタンスに統合 DDRMC を含めるように設定すると、各 DDRMC の IP 境界に 1 つの sys_clk ポートが追加されます。このポートは、差動クロック ソースに接続する必要があります。クロック周波数は AXI NoC の [Customize IP] ダイアログ ボックスの [DDR Basic] タブで設定できます。DDRMC は内部でこのクロックを使用し、コントローラーおよび外部 DDR メモリで使用する各種クロックを生成します。
|