コアを使用するデザイン - 1.0 日本語

Versal™ ACAP のツール フローでは、AXI NoC と AXI4-Stream NoC (AXIS NoC) の 2 つの IP コアが導入されます。これらの IP コアは、Versal プログラマブル ネットワーク オン チップ (NoC) の論理表現として機能します。axi_noc はメモリ マップド AXI プロトコルをサポートし、axis_noc は AXI4-Stream プロトコルをサポートします。1 つの Versal プラットフォーム デザインに、これらの IP コアのインスタンスをそれぞれ複数個含めることができます。各インスタンスは、物理的な NoC にマップされる 1 つ以上の接続を定義し、各接続のサービス品質 (QoS) 要件も指定します。IP インテグレーターは、すべての論理 NoC インスタンスから接続とサービス品質の情報を自動的に収集し、1 つのトラフィック仕様を作成します。このトラフィック仕様に基づき、NoC の最適な構成を見積もります。

統合メモリ コントローラー (MC) は、axi_noc IP コアに統合されます。axi_noc の 1 つのインスタンスには、統合 MC のインスタンスを 1 つ、2 つ、または 4 つ含めるように設定できます。MC のインスタンスを 2 つまたは 4 つ含めた場合、これらが 1 つのインターリーブ メモリを構成するように設定されます。インターリーブしない複数のメモリ コントローラーが必要な場合は、各コントローラーに 1 つずつ axi_noc インスタンスが必要です。