サポートされるメモリ構成 - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語
表 1. DDR4 コンポーネント インターフェイス
DDR チャネル データ バス幅 データ バス幅 (ECC あり) DRAM コンポーネント 最大ランク数
1 64 72 DDR4: x8、x16 DDR4 3DS: x8 1 SDP、2 DDP
1 32 40 DDR4: x4、x8、x16 DDR4 3DS: x4、x8 1 SDP、2 DDP
1 16 24 DDR4: x4、x8、x16 DDR4 3DS: x4、x8 1 SDP、2 DDP
2 2 32 N/A DDR4: x8、x16 DDR4 3DS: x8 1 SDP、2 DDP
2 2 16 24 DDR4: x8、x16 DDR4 3DS: x8 1 SDP、2 DDP
  1. いずれのコンポーネント インターフェイスの場合も、すべてのメモリ コンポーネントが同じである必要があります。
  2. デュアル チャネル構成の読み出しリオーダー キューは共有されるため、読み出し効率に影響します。
  3. マルチランクのコンポーネント インターフェイスは、デュアル ダイ パッケージでのみサポートされます。DQ バスを PCB 上の異なる物理ランクとして複数のコンポーネントで共有することはできません。
表 2. DDR4 DIMM インターフェイス
データ バス幅 データ バス幅 (ECC あり) DIMM タイプ DIMM あたりの最大物理ランク数 最大スロット数
64 72 DDR4 または DDR4 3DS を使用した RDIMM 2 2
64 72 DDR4 を使用した UDIMM/SODIMM 2 1
64 72 DDR4 または DDR4 3DS を使用した LRDIMM 4 1
64 72 DDR4 または DDR4 3DS を使用した LRDIMM 2 2
  1. 複数のスロットを持つ DIMM インターフェイスでは、すべての DIMM が同じである必要があります。
表 3. LPDDR4/4X コンポーネント インターフェイス
LPDDR4/4X チャネル データ バス幅 データ バス幅 (ECC あり) DRAM コンポーネント 1 最大ランク数 3
1 32 48 LPDDR4/4X: x32、x16 2
1 16 32 LPDDR4/4X: x32、x16 2
2 2 32 N/A LPDDR4/4X: x32、x16 2
2 2 16 32 LPDDR4/4X: x32、x16 2
  1. いずれのコンポーネント インターフェイスの場合も、x16 チャネルごとにすべてのメモリ コンポーネントが同じである必要があります。デュアル チャネル (x32) デバイスとシングル チャネル (x16) デバイスを混在させることは可能ですが、同じ x16 チャネルのデバイスはすべて同じメモリ集積度に揃える必要があります。バイト モード デバイスはサポートされません。
  2. デュアル チャネル構成の読み出しリオーダー キューは共有されるため、読み出し効率に影響します。
  3. デュアルランクのコンポーネント インターフェイスは、デュアル ダイ パッケージでのみサポートされます。DQ バスを PCB 上の異なる物理ランクとして複数のコンポーネントで共有することはできません。