LPDDR4/4X のサポートされる構成は、この製品ガイドの「DDR メモリ コントローラー」にある「サポートされるメモリ構成」に記載しています。
Recommended: GitHub で公開している 『Versal ACAP メモリ ピン配置の取得と検証』
チュートリアル の使用を推奨します。これは Versal DDRMC のピン配置を迅速で効果的に生成できる方法です。すべてのピン スワップは、ハードウェアを生成する前にデザインの XDC に取り込み、検証しておく必要があります。ツールに取り込まれていない PCB レベルのピン スワップがピン規則に違反している場合、ハードウェア障害を引き起こすおそれがあります。
重要: LPDDR4/4X プロトコルは、CA トレーニングおよびライト レベリング キャリブレーション ステージ中に DQ ビット上のフィードバックを使用するため、すべてのピン スワップはツール内で実行および検証される必要があります。さらに、ACAP から LPDDR4/4X コンポーネント チャネルへの DQ マップは、厳密な 1:1 対応を維持する必要があります。たとえば、LPDDR4_DQ_A[0] は、LPDDR4 コンポーネントのチャネル A の DQ0 に接続する必要があります。この規則に従って、LPDDR4_DQ_A[1] はチャネル A の DQ1 に接続され、以下同様に続けて、LPDDR4_DQ_B[15] は LPDDR4 コンポーネントのチャネル B の DQ15 に接続されます。