シングル チャネル コンポーネント インターフェイス - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

シングル チャネル DDR4 コンポーネント インターフェイスの最小構成は 16 ビットで、最大構成は 72 ビット (ECC あり) です。ほとんどの構成では、[Optimum] と [CLK Expansion] の 2 つのピン配置が可能です。[CLK Expansion] が必要になるのは、5 つ以上のデバイスを使用する DDP Deep アプリケーションの場合のみです。DDRMC の設定で既に 2 つの DDR4 出力クロックが有効にされている場合は、[Optimum] が唯一のピン配置オプションとなります。将来のメモリ トポロジ拡張を計画する場合、DDP Deep デバイスが必要かどうかによって最大構成が異なります。これらが必要ない場合は、3DS、ECC、コマンド/アドレス パリティ、DM/DBI、およびピン配置スワップのオプションを正しく設定して [Optimum] のピン配置でシングル ランク 72 ビット インターフェイスにコンフィギュレーションしておけば、DQ 幅、3DS デバイス サポート、および ECC の拡張が可能です。将来のトポロジで DDP Deep デバイスが必要な場合は、追加の制御信号がピン配置に含まれるように、デュアル ランク構成で最大ピン配置を生成する必要があります。[CLK Expansion] が必要な場合は、2 つの DDR4 出力クロックを有効にして (ツールで有効になっていない場合)、デュアル ランクとしてピン配置を生成してください。DDP Deep 3DS コンポーネント インターフェイスはサポートされません。JEDEC 規格では、1 つのハードウェア デザインで DDP Deep および 3DS ベース パッケージに対する互換性が規定されているため、1 つのピン配置を生成してすべてのデバイス タイプとの互換性を確保できます。