デュアル チャネル コンポーネント インターフェイス - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

デュアル チャネル DDR4 コンポーネント インターフェイスの構成は、最小で 2 x 16 ビット、最大で 2 x 32 ビットです。いずれのデュアル チャネル DDR4 コンポーネント インターフェイス構成も、デフォルトのピン配置は [Optimum] です。これは、有効なデータ バイトの数や DDP Deep または 3DS ベース デバイスの追加の制御信号を除けば、基本的なピン配置はすべての構成で同じためです。将来の拡張を計画している場合は、ECC (使用する場合)、コマンド/アドレス パリティ、DM/DBI、およびピン配置スワップのオプションを正しく設定して、最大構成の 2 x 32 ビット インターフェイスに基づいたピン配置を生成してください。将来 3DS または DDP Deep デバイスを使用する計画がある場合は、追加の制御信号が生成され、適切なパッケージ ピンに配線されるように、適切なオプションを有効にした最大ピン配置とする必要があります。JEDEC 規格では、1 つのハードウェア デザインで DDP Deep および 3DS ベース パッケージに対する互換性が規定されています。