ピン配置の規則 - 1.0 日本語

DDR4 および LPDDR4/4X メモリ インターフェイスのピン配置 (ピン マップ) は固定されており、選択した構成に従って Vivado® によって出力されます。同一バイト内では、DQ ビットのピン配置に関してある程度の自由度があります。詳細は、ピン規則のセクションで説明します。ピン規則に従った場合でも、最終的なピン配置を Vivado で検証することを推奨します。正しく動作させるには、PCB ガイドライン文書に完全に従う必要があります。PCB ガイドラインの詳細は、 『Versal ACAP PCB デザイン ユーザー ガイド』 (UG863: 英語版、日本語版) を参照してください。

各 DDRMC には、それぞれ 3 つの XPIO バンク (トリプレット) があります。各 XPIO バンクは、27 組の差動ピン ペア (L0P/N to L26P/N) で構成されます。各バンクには 9 個のニブルがあり、各ニブルには 6 本のピンがあります。パッケージ ピン名 IO_NiPj_MxPy の各フィールドの説明は、次のとおりです。

NiPj

Ni はバンク内のニブル番号 (i = 0 ～ 8)

Pj はニブル内のピン番号 (i = 0 ～ 5)。

MxPy

Mx は DDRMC トリプレット番号 (x = 0 ～ (DDRMC の総数 – 1))

Py はトリプレット内のピン番号 (y = 0 ～ 161)。

• MxP0 ～ MxP53 は、トリプレットの最初のバンクのピン。
• MxP54 ～ MxP107 は、トリプレットの 2 番目のバンクのピン。
• MxP108 ～ MxP161 は、トリプレットの 3 番目のバンクのピン。