ブロック デザインの検証 - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

次に、デザインを検証します。NoC デザインの検証プロセスでは、NoC コンパイラが起動して NoC の最適な構成を見つけます。NoC コンパイラは論理イングレスおよびエグレス ポートから構造 NMU および NSU リソースへのマップを決定し、指定したすべての接続について QoS 要件に従って NoC の最適な配線を見つけ、この配線ソリューションを実装するように NoC 内部リソースをコンフィギュレーションします。

デザインを検証するには、デザイン キャンバス上部にある Validate Design ボタンをクリックするか、Tcl コマンド validate_bd_design を実行します。

NoC の配置配線ソリューションが NoC のユーザー インターフェイスに表示されます (下図参照)。

図 1. NoC の配置配線ソリューション
[NoC QoS] のテーブルに、NoC を通過する各パスの QoS 要件と見積もり値が表示されます。
図 2. [NOC QoS] のテーブル