マルチランクおよび 3DS DRAM 構成 - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

マルチランクおよび 3DS DRAM 構成は主にストレージの増大を目的としていますが、ユース ケースによっては性能向上に役立つこともあります。たとえば、一般にトランザクション サイズの小さいランダム アクセス トラフィック パターンの性能は、DRAM のバンク数や tFAW の影響を受けます。複数の物理または論理ランクを使用することにより、これらトラフィックの性能が向上します。