メモリ インターリーブ - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

1 つのデバイスで複数の DDR コントローラーが利用できる場合、次の 2 つのマップ モードのいずれかを選択できます。

  • 各 DRAM コントローラーを連続したアドレス空間とし、独立してアクセスする。
  • 2 つまたは 4 つの DRAM コントローラーをインターリーブして、アドレス空間を 1 つに統合する。

メモリ インターリーブを使用すると、各メモリ コントローラーが 1 つの大きなメモリ プールとして認識されます。1 つの DDR コントローラー同様、メモリを不連続な物理領域 (4 GB アドレス空間の小さな領域とアドレス マップの上位にある大きな領域) 全体に拡張することもできます。メモリ トラフィックはハードウェアによって各 DDR コントローラーに分散されるため、データをどこに格納するかをソフトウェアで判断しなくても、複数の DDR コントローラーを効果的に使用できます。

次の図に、2 つの DDR コントローラーで構成したインターリーブ メモリの例を示します。この例では、インターリーブの粒度は 1K です。NoC は、NoC の各イングレス ポイント (NMU) でインターリーブを管理します。インターリーブは、メモリ領域のプロパティの 1 つです。1 つのメモリ領域を 2 つのメモリ コントローラーでインターリーブした場合、メモリ領域は 2 つのコントローラーに半分ずつ割り当てられます。具体的には、1K 領域が交互に別の DDR コントローラーに割り当てられるようにマップされます。インターリーブ境界 (この場合は 1K) を越えるバースト トランザクションを NMU に送信した場合、トランザクションはインターリーブ境界でチョッピングされます。このため、1 つのトランザクションがインターリーブ境界を越えることはありません。

図 1. 2 つの DDR コントーラーで構成したインターリーブ メモリ
独立コントローラーの主な利点は次のとおりです。
  • トラフィック タイプ、ファンクション、またはその他の要因に基づいてワークロードを明示的に分割できる。
  • 電力モードや周波数を独立して変更できる。
インターリーブ コントローラーの主な利点は次のとおりです。
  • アドレス空間が 1 つに統合される。
  • 負荷が自動で分散される。
  • 1 本の「パイプ」の帯域幅を 2 倍または 4 倍にできる。